|
台积电日前宣布,已开始用低介电系数工艺技术(Low-k technology)为客户进行生产。该公司现已为客户提供SoC设计用的0.13微米及90纳米Nexsys工艺技术,均采用应用材料(Applied Materials)的Black Diamond低介电系数介电质,已经有多家公司宣布,将采用此种新工艺。
据介绍,新的低介电系数工艺技术能为客户提供更快的执行速度以及更低的耗电量。2003年,台积电采用低介电系数工艺技术的出货量已突破1万片8英寸晶圆,预期2004年还将迅速提升0.13微米及90纳米低介电系数工艺产品的产量。
除了推出低耗电量及高速的0.13微米低介电系数工艺技术,台积电同时宣布,将在90纳米Nexsys工艺时代完全采用低介电系数工艺的技术,来提供各式应用产品更快速、更省电、更小面积的需要。该公司表示,其12英寸的90纳米Nexsys工艺技术亦正加速扩增生产中,目前已有数家客户开始量产。
ATI科技公司的MOBILITY RADEON 9700绘图芯片是第一个将低介电系数工艺技术应用在笔记型计算机中3D立体绘图芯片处理器上的产品。日前Altera公司也宣布,将以台积电90纳米Nexsys工艺技术发展其高频宽Stratix II FPGA系列产品。
LSI Logic公司是先期使用台积电低介电系数工艺的公司之一,该公司将此项技术应用在其Gflx(使用LSI公司自有的0.11微米技术)储存及通讯产品上。其它先期使用台积电低介电系数工艺的公司还包括Agere Systems的DSP16411移动基站组件;以及Agilent Technologies的高速SoC及系统的解决方案。
另外,还有一些日本的客户也将此项技术应用在其高速及高容量的相关产品上。台积电表示,目前其低介电系数制程技术的生产良率已与传统的氟硅玻璃介电质制程(FSG)相当。尤其重要的是,任何设计上的改进均可利用在此工艺上,因此低介电系数工艺技术将使得产品设计上的改善,发挥加倍的效果。
|
|
导航:老古开发网首页→文章索引→文章分类→半导体→[台积电低k工艺量产]
欢迎进入老古论坛进行讨论
ChipPAC推出铜和低k绝缘体90纳米封装工艺
下一个:
上一个: