老古开发网首页
导航:老古开发网首页文章索引文章分类综合电子→[用碳纳米管作内连线]
| -文章搜索 - 最新文章 - |

用碳纳米管作内连线

发布时间:2004年1月22日 点击次数:607
来源:半导体国际   作者:
 
  目前,半导体工业都采用铝或铜作为芯片内连线。但是,NASA Ames研究中心的研究人员却有另外一个的想法:用碳纳米管代替铜或铝作为芯片内连线。碳纳米管是一种圆柱形的富勒烯(cylindrical fullerenes),由于它具有超凡的机械性能和独特的电性能,包括不寻常的电流传导能力而特别引人注目。
  在一系列实验中,多壁碳纳米管(multi-walled carbon nanotubes,MWCNTs)表现出很好的稳定性。例如,在温度250°C和电流密度1010A/cm2 的条件下,350小时后MWCNTs尚未出现受损现象。现在的主要问题是如何在半导体制造中使用这种新材料。在碳纳米管生长过程中经常会形成网状结构,当沉积在衬底或沟槽中时,它们就象是缠结在一起的“面条”一样。而缠结的碳纳米管是不可能出现期望的弹道式电子传输和很高的导电率的。
  Ames的研究人员采用PECVD工艺制备MWCNTs的,他们试图通过该方法解开像面条一样缠结在一起的碳纳米管。PECVD法沉积MWCNTs后,他们用SiO2对 MWCNTs之间的空隙进行了填充,然后经CMP处理,为沉积顶层金属线提供了一个平整的上表面。在国际内连线技术会议(International Interconnect Technology Conference,IITC)和2003年4月出版的Applied Physics Letters 杂志上,Jun Li和同事们详细描述了他们开发的新工艺。
  他们采用上覆500nm热氧化SiO2和200nm铬(或钽)的<100>硅晶圆作为衬底,在上面沉积了20nm厚的镍作为催化剂。其中,镍是用离子束溅射技术沉积在特定的点上的,催化生长出按一定图形排列、用于局部布线或接触孔的碳纳米管;而当镍沉积成厚为20nm的薄膜时,碳纳米管则可以全面生长,用于全局布线。沉积好催化剂后,就可以用PECVD法生长低密度的MWCNTs阵列了。和之前所报道的一样,PECVD可采用诱导耦合等离子体或直流等离子体辅助CVD工艺,生成的每根碳纳米管都垂直排列在衬底表面上。碳纳米管的这种结构是不可能通过热电热丝CVD法生成的,但是当PECVD的电场方向和衬底互相垂直时,就很容易得到令人满意的结果。接着,他们用TEOS CVD法生成的SiO2填充了碳纳米管之间的空隙。
  然后,他们对样品进行CMP处理,形成嵌入在 SiO2薄膜中的碳纳米管阵列结构。CMP工艺除去了多余的SiO2并折断了过长的碳纳米管,最终得到平整的SiO2表面,并露出碳纳米管的末端。


未来的内连线也许会包括碳纳米管,它具有很强的电流传导能力。(资料来源:NASA Ames 研究中心)
  MWCNTs的位置分布可以通过光刻来控制。图示中的碳纳米管生长点是电子束光刻定义的结果。其中,MWCNTs被SiO2包埋在里面,高约3um。碳纳米管末端伸出SiO2表面约30-50 nm,这可能是由于MWCNTs具有更强的机械柔韧性造成的。白色反差表明SiO2可以完全按照碳纳米管的分布形状包裹在它的周围,包括突出部分。
  该方法完全省去了与嵌入式工艺相关的蚀刻步骤,因此根本没有必要设法得到高纵宽比的接触孔。其工艺顺序依次为碳纳米管沉积、SiO2沉积和CMP,取代了传统的蚀刻-沉积-CMP工艺。采用该方法很容易得到高纵宽比,而且在碳纳米管周围用TEOS CVD法沉积SiO2不必考虑现有工艺中经常遇到的无空洞填充难题。
  NASA的研究人员说,包埋在SiO2中的碳纳米管能够承受的电流密度比国际半导体技术蓝图(ITRS)的要求还要高得多。尽管该法制得的单根MWCNT阻值比理论值高一个数量级以上,对于全局布线来说,使用紧密排布的碳纳米管束或增加接触孔中的碳纳米管数量就足够了。
  研究人员认为有几个原因可以解释为什么会观察到较高的阻值,并有相应的办法可以降低阻值。首先,目前的碳纳米管接触还不完善。通常,金属接触总是针对碳纳米管的侧壁。而在NASA的方法中,接触是针对所有碳纳米管壁的,这是应用于内连线时通常采用的结构。理论研究显示金属和碳纳米管之间的接触长度是实现低阻值的关键。当接触长度小于10 nm时,导电性就会急剧下降。实际应用中,我们可以在沉积上层金属线之前先沉积起催化作用的金属,例如铁、钴、镍。在过渡金属存在的情况下,热退火也可以改善碳纳米管和金属线接触的电性能。

欢迎进入老古论坛进行讨论
[综合电子] 相关文章:
您需要什么电子制造设备?
简介:
11个硕大的展厅容纳了来自29个国家的1335家电子制造设备、技术与材料厂商和88个行业组织,这就是2003年11月在德国慕尼黑召开的Productronica展会。众多SMT、 PCB和半导体制造领域最新的理念、技术与产品都在此首次登台展示。   您需要什么电子生产和测试设备?也许这里展出的产品恰好符合您的要求。   当制造厂商担心着印刷与贴片的质量,已经或计划引进AOI设备检测印刷或贴片质量时,Universal已将Cyberoptics公司的实时检测探头集成到了其最新的带有闪光头的Genesis平台中,EKRA也引入了PPI(Post Print Inspection)的概念,将Solv......

Extreme Networks选择安捷伦科技RouterTester 900
凌特公司推出用于高性能便携式应用的低电压 IF 正交解调器
杰尔系统收购高密度千兆以太网交换技术解决方案开发商TeraBlaze公司
日立数据系统强势出击西南市场
光DSP实现每秒运算8万亿次
复合电缆设计使输电线容量扩大三倍
新型存储器技术有望达到最高速度
双稳态LCD有望实现更低功耗显示器
燃料电池技术将使电池更新换代
 
下一个:[半导体]焊线焊接封装新趋势
简介:
随着功能不断增加、高速新产品的开发和上市,我们必须开发更先进的IC封装设计和方法,以满足这些新产品的需求。新封装设计的方向是最大程度地提高I/O数目,减小导线长度,集系统于单一个封装体内(System-In-a-Package,SiP)。例如,叠层式芯片封装由于能提供SiP功能,已成为移动电话制造的主流封装技术。芯片上引线(LOC,FBGA)封装占了DDR I型内存市场最大的产量,而且也将是DDR II型的主要封装技术。   尽管封装设计不断变化改进,但是焊线焊接仍然是优先采用的内连接方法,因为它成本低、适用范围广、可靠性好,已建立起坚实的基础。在FBGA封装中,焊线焊接内连接表现出了优异的高......
 

上一个:[半导体]高温炉

老古开发网版权所有 2006年9月 asp.Net V2.0 设计:老古
页面缓存:10分钟 执行时间:0毫秒