QuickSilver Technology公司（位于加州的San Jose）,是一家移动通信系统公司。该公司正在推出一种用作硅CMOS器件的新颖的结构。这种结构可以提高器件的性能,减少其功率消耗,并缩小其芯片面积。这种结构方法被命名为‘自适应计算机’,是一种新类型的数字式集成电路,可以作为计算平台,广泛应用于未来的移动装置,和无线电手机。

　　如果将ACM直接嵌入到下一代系统装置中去,它可以迅速地使其结构（其变换速度是如此之快,可以在一秒钟内变换数千次）,适应多种算法的需要,使一台单纯的移动/无线电装置,能够执行并完成多种多样的功能与协议。ACM可以实现并形成,真正符合某一种算法所要求的硬件,不论要求的时间是长还是短,如果需要的话,可以按照时钟周期,以周期来实现。ACM与传统的IC技术（ASIC,DSP,微处理器,以及FPGA）相比,性能可以提高10倍到100倍,而功率消耗只需要一半,甚至仅为其十分之一。

　　这项技术可以达到的速度足够快,可以支持空分与时分的分段(SATS, spatial and temporal segmentation）,进一步显示出比传统IC技术的优越性。SATS技术,可以使动态的硬件资源,快速地执行某种算法的不同时间（temporal）段部分;和ACM自适应线路阵列（matrix）中,处于不同地域(spatial )的部分

图：ACM可以以每秒数千次的速度,自适应地迅速改变它的结构,以便一个单个的移动/无线系统装置可以完成各种各样的功能,和执行各种各样的协议。

例如,一个由SATS驱动的ACM,可以显著地减少QCELP语音压缩算法的功率消耗。QCELP,即QualComm Code Excited Linear Predictive（QualComm受激线性预测编码）,它的8个内编码环路,消耗了QCELP算法中绝大部分的功率。一个QCELP算法,如果运行在DSP芯核上,大约消耗84 mW。此项数据取自一个0.25μm CMOS的SOC芯片的试验结果,此SOC嵌入有DSP功能块与存储器,芯片面积约为4mm2。

　　这种消耗功率极强的8个内编码环路算法,如果采用ASIC逻辑芯核,消耗功率仅为19-mW。其中,ASIC芯核消耗3mW,16mW用于DSP芯核,执行其余的QCELP编码任务。但是这种实现方式,却需要使用23mm2的硅芯片面积。

　　然而只须给DSP引擎,仅仅再增加5mm2的ACM芯片,用来运行QCELP算法,就可以显著地减少功率消耗。将那8个消耗功率极强的算法子程序,从DSP运行机制中拿出来,交给消耗功率非常小的ACM引擎去执行,ACM此时仅仅需要消耗3mW的功率;却将68mW的功率从DSP的操作中剔除出去了。这样,由DSP/ACM相结合的QCELP语声编码器,现在仅仅消耗19mW的功率。

　　解决一个问题时,有多少个门电路在实际工作,与整个IC中电路的门数之比,被称为CPE (Computational Power Efficiency)。它可以作为一种尺度,用来分析ACM的效率;以便和传统的IC技术进行对比。

　　典型的DSP,或者微处理器的CPE,大约为5%到10%。ASIC的CPE,平均大约为25%;也可以说比DSP解决方案,具有2.5倍的优势。然而,这种或者表现为性能的提高,或者表现为功率消耗的减少的优越性,却是以灵活性为代价,换取得来的。

　　而ACM的CPE则大约为60%到70%。这表明,此时,无须改变算法以适应预先作好了的硬件结构。正相反,算法所真正需要的,优化了的硬件可以形成,并且可以以极快的速度完成运算;然后再根据需要进行变化。

　　ACM的效率,和IC结构的灵活可变性,使得硅器件变成为一种可以根据输入情况,而改变功能的器件了。对于未来的消费者,这将意味着,使用一个简单的,多功能的移动装置;它可以根据需要改变功能,可以从一个全球通的电话手机,改变成为一个数字式照相机,或者改变成为一个全球定位系统GPS ( global positioning system ),或者改变成为一个MP3播放器等等,不一而足,这里只不过列举一些例子而已。

　　如果希望了解更多的信息,请和QuickSilver Technology公司的Jennifer Ellard先生联系;电话号码为：001-408-574-3352;e-mail地址为：jennifer.ellard@qstech.com;或者请访问网站：www.quicksilvertech.com 。