 |
 |
 导航:老古开发网首页→文章索引→文章分类→ARM设计→[标准中断步骤（IRQ）]
|
| | -文章搜索 - 最新文章 - | |
标准中断步骤（IRQ） |
| 发布时间:2005年3月26日 点击次数:4674 |
| 来源: 作者: |
1． AIC已经正确编程,AIC_SVR也已经写入正确的中断服务程序的入口地址。且中断已经 使能 2． 地址0x18（IRQ的中断向量地址）的指令为 LDR PC,[PC,#&F20] 当NIRQ到来,且CPSR的I位为0时,步骤如下： ① CPSR被拷贝到SPSR_irq,当前程序计数器PC的值被保存到IRQ链接寄存器（R14_irq）,同时PC（R15）自身也被赋予了新值0x18。在接下来的时钟里（处理器向0x1C取指令）,ARM核使R14_irq减4 ②ARM内核进入IRQ模式 ③当指令LDR PC,[PC,#&F20]得到执行（ARM为流水线结构,当前PC之前还有两条指令）后,PC被赋予了AIC_IVR的内容。读取AIC_IVR具有如下作用： ·将当前中断设置为被挂起的最高优先级中断,并把它作为最高优先级的中断;当前中断级别则设置为此中断的优先级。 ·将NIRQ的信号撤消（即使系统没有用到向量功能,也必须去读AIC_IVR,以便将NIRQ撤消）。 ·如果中断为边沿触发,则读取AIC_IVR会自动将中断清除 ·将当前的中断的优先级推入堆栈 ·返回当前中断的AIC_SVR的值。 ④上述步骤将程序跳到了对应的中断服务程序。接下来的第一步是保存链接寄存器LR（R14_irq）和SPSR（SPSR_irq）。如果需要在中断返回时,把LR的值直接赋给程序计数器,则LR首先要减去4才能保存。否则在中断返回时,LR要首先减去4之后才能拷贝给PC。 ⑤清零CPSR的位I就可以使其他中断不被屏蔽,再施加的NIRQ可以被内核接受。只要发生的中断的优先级高于当前中断的优先级,嵌套中断就会发生。 ⑥接着中断例程可以保存相应的寄存器以保护现场。如果此时有高优先级中断发生,则处理器将重复执行从步骤①开始的动作。要注意的是,如果中断是电平敏感的,那么在中断结束前要清除中断源。 ⑦在退出中断前要首先置位CPSR的位I,以便屏蔽其他中断,保证多个中断有序地完成。 ⑧在结束中断之前还必须执行一次对AIC_EOICR的写操作,向AIC表明中断已经完成。存放于堆栈的前一个当前中断优先级将被弹出并作为当前中断优先级。如果此时系统又有一个挂起的中断,其优先级比刚才结束的中断的优先级低（或相等）、但又高于从堆栈弹出来的中断的优先级,则将重新施加NIRQ;但是,中断步骤不会立即开始,因为此时CPSR的I位是置位的。 ⑨SPSR（SPSR_irq）被恢复。最后是链接寄存器LR恢复到PC。程序返回到中断发生前之处。SPSR也恢复为CPSR,中断屏蔽状态恢复为SPSR所指明的状态。 注：SPSR的位I是很重要的。如果在SPSR恢复之后为置位状态,则表明ARM核正要屏蔽中断,在执行屏蔽指令时被中断。因此,SPSR恢复后,屏蔽指令得以完成,亦即I被置位, 因而IRQ 被屏蔽。 |
|
|
|
 欢迎进入老古论坛进行讨论
[ARM设计] 相关文章:  实时多任务系统设计的一些心得简介:
对于实时任务来说，主线流程的优化尤为重要，主线流程是指任务按照正常流程接受合法消息时，所走的最常调用分支。这些分支效率的高低，将直接影响到整个任务的平均响应速度，所以应该仔细的优化。 应该尽量避免在主线流程中做printf等十分费时的流操作。而主线流程的并且优化完后，要对主线流程的运行效率（或者说一个主线流程的平均处理时间和最坏处理时间）做测试，这个测试数据将做为整个实时系统调度策略设计的基础数据。 实时的含义是指在规定的时限内能够传递正确的结果，迟到的结果就是错误。实时程序在设计时，必须充分考虑到这一点，必须按照给定的时限和硬件运行速度来设计算法，优化代码，而不是草草设计完了等结...... 实时操作系统比较
ARM在北京设立办事处
赛普拉斯PSoC简化嵌入式设计，销量突破千万
ARM与NEC Electronics合作推出可授权MPCore处理器
Cirrus Logic推出具200MHz处理能力的ARM9嵌入式处理器
ARM壮志凌云，希望进入每一个数字芯片
中芯国际获ARM授权，开发ARM922T核心SoC技术
ARM新推二极缓存控制器，有助延长电池使用时间
PHILIPS公司32位FLASH MCU的优势 |
|
|
|
下一个:
上一个: