在的2003年日本VLSI技术研讨会上,IBM公司和Infineon公司联合技术开发组向外界展示了他们的MRAM产品。

IBM-Infineon联合开发组设在纽约的Hopewell Junction,它的一位名为A.R. Sitaram的负责人在此次研讨会上向外界展示了使用0.18微米技术的MRAM阵列实验产品。A.R. Sitaram称，这款实验产品是目前对外公布的第一款按照标准逻辑工艺采用0.18微米设计的产品模型。这款容量为128-Kbit 的MRAM阵列模型的每个单元尺寸为1.4平方微米，存取时间为5纳秒，写入脉冲也为5纳秒。这种MRAM阵列的持久力至少要比闪存技术强两个数量级。写每个单元所需的耗电量大约为6毫安，Sitaram先生表示，研发人员正在研究新的方法改进配电层的厚度，从而进一步降低耗电量。

在星期一的关于MRAM技术的小型研讨会上，Hitachi公司一位名为Shinichiro Kimura的负责人说，改进配电层厚度这一技术面临着巨大的挑战，据目前所报道的MRAM中，所采用的最佳单元尺寸为0.6平方微米，但要达到最终的成功效果，MRAM生产厂家就必须将单元尺寸缩小到0.1平方微米。

相比而言，同样采用90纳米技术工艺，切除外边缘的六晶体管SRAM的单元尺寸为1平方微米，而DRAM的单元尺寸则为0.2 平方微米。在此次VLSI研讨会上，东芝公司的技术人员推出了采用65纳米工艺、单元尺寸为0.11 平方微米的MRAM。

Infineon公司一位工作人员在此次VLSI研讨会上对对外宣布，IBM-Infineon联合研究小组在处理磁线路连接问题时没有采用离子模铣技术，而是采用了无功离子蚀刻(RIE)技术，前者在一些演示产品中已经用过。IBM-Infineon 联合研究小组使用了改进型的商业溅蚀设备用于脱溶极薄的磁性层和绝缘层。厚度约为1.2纳米（12 埃Angstom）的铂锰磁性层，以及氧化铝绝缘层必须均匀地覆盖在整个200-mm的晶片表面上。在与Infineon公司合作研究MRAM的同时，IBM公司还在开展另外两项类似的研究项目。

在此次VLSI研讨会上展示的产品针对的是一个晶体管对应一个磁通道结的嵌入式存储器应用。这种一个晶体管对应一个磁通道结的技术能够使嵌入式存储器应用的交换速度达到最优。 据Gallagher说，第二种方法是零晶体管效应，这种技术针对的是由MRAM取代闪存的大容量存储器应用。这种方法是利用字行和比特行控制单个单元的存取。零晶体管方法，又称为交叉点结构，可以堆栈多个MTJ，从而使1T/1MTJ (一个晶体管对应一个磁通道结)方法的密度翻了一倍。

MRAM技术的先驱者Motorola公司已经研究出了一种容量为4-Mbit的 MRAM阵列。此外， Motorola 公司还与ST、飞利浦两家公司在法国的Crolles 建立了联合技术研发中心，并与它们共享MRAM技术。目前除了IBM-Infineon联合研究小组之外，还有Cypress、 NEC、三星、索尼和东芝等多家公司正在研究MRAM技术。