SoC，这样必然使芯片的设计方法也随之发生变化。复杂芯片的设计中最常用的方法是可重用设计。目前，设计人员面临的挑战已经不再是是否有必要采用可重用设计方法，而是如何使用可重用设计方法，从而使它在设计过程中发挥更高的效率。

1

 2

3Wishbone

 

 

如何在实际设计时更有效地对各种核进行互联是可重用设计方法关注的一个重要问题。如果在设计中采用自定义总线，可能会得到比较优化的性能，但是这样就很难使用第三方模块。解决这个问题的方法就是制定并使用面向可重用设计的总线标准。

一个优秀的片上总线应该而且必须是基于可重用的设计思想，通常具有以下总线特征。

 片上互连不宜使用三态总线，应该尽量采用多选总线的结构。三态总线在片上互联时存在许多问题，对于三态总线而言，最重要的是确保在任何时候总线上只存在一个驱动。如果同时有多个驱动存在，那么数据传输的可靠性将大大降低。而对于片上高性能总线，工程师几乎希望在每一周期都驱动总线，这就需要精确的时序控制技术和相关工艺的支持。

 片上总线必须使用基于寄存器架构的单时钟沿。除了满足性能要求外，片上总线必须为不同来源的可重用模块提供良好的定义环境。此外，可重用设计一般还要求采用同步设计方式，所以，总线的设计也必须采用相同的方式，以便于集成。

 地址总线和数据总线分离。

 控制总线和数据总线分离，以定义用于控制的信号。

 支持多个主控制器。

随着面向可重用的基于核互联标准技术的发展，目前已形成较有影响力的三种总线标准为：公司的，公司的和公司的。

1给出了采用总线的系统实例。

先进系统总线：它的主要目的就是连接高性能、高吞吐率的设备，例如、和等。

通用系统总线：是一种连接微处理器和系统外设的高性能互连总线。

外围互联总线：主要特点是功耗较低且易于使用。

ASP是高速总线，主要提供处理器与其他设计中的高带宽模块之间的接口。这种总线常使用流水外围互联总线技术，支持几种不同的传输方式，以便尽可能地利用带宽。例如，有两级流水线，支持分离传输和各种突发机制。

APB总线上的时钟速度，可以大幅度的减少总线和相应外设产生的功耗。

CoreConnect总线，在概念上类似于，采用总线的系统实例如图所示。

(PLB)、片上外设总线和设备控制寄存器。总线主要用来连接外部设备;总线用于连接处理器、外部高速缓存和高速存储器，是解决处理器运算瓶颈的总线;总线将所有连接在上的模块通过雏菊链的方式进行互连配置，通过它来分配配置信息，从而减少数据对和总线的带宽占用;桥主要是实现总线和总线的互联。因为和的性能存在差异，所以设计中桥在总线端相当于一个主设备，而在总线端则相当于一个从设备。这样当从设备发出信号时，主设备就根据它的可接收情况进行分拆、重发等。

Silicore公司制定的片上总线协议。它的结构极其简单、灵活，完全公开，完全免费，获得了众多支持。图给出了总线的逻辑结构。

STB_O为高，将保持这一状态直到从设备将、或之一置为高电平。在这种机制下，主设备和从设备均可控制数据的传输速率。

Wishbone接口。的用户可以根据具体情况对协议标准进行扩展和详细设计，以定义数据顺序和标签的意义。此外，用户还可以自行添加其它特性和函数。从这个意义上说，更像是给出了一个框架，等待用户提出具体的实现方法。

 

从上面的介绍可以看到，所有这三种总线都采用完全同步的方式，在时钟信号上升沿进行数据驱动或采样，很好地贯彻了可重用设计思想。而且，它们在总线操作方式上也基本相同。三种总线最明显的不同之处在于它们具体的性能参数、提供协议的完整性以及对协议应用的严格性。

此外，片上总线的使用问题也很重要。虽然这三种总线都声明是免费使用，但是和都要求用户注册。更重要的是，虽然这两种总线是免费的，但是连接这些总线的不是免费的。相反，则是绝对免费，开放知识产权模块组织已将作为自己开发系统采用的总线结构。

从复杂程度上来讲，这三种总线结构依次从重到轻，分成三个等级。是重度设计，适合复杂和高端的应用，需要遵守严格的操作协议;是中度设计，适合较复杂的应用，需要遵守较简单的操作协议;而是轻度设计，适合较简单、灵活、需增加自己定义部分的应用。

总之，由于本身存在技术优势和巨大的影响力，可以预见即使不被广泛接受也能在业界长期存在。而由于的大力推广和自身的技术特性，这种总线协议将会在大多数应用领域被更多的设计者采用。同时，由于组织的大力支持，总线也将在比较长的时间内，在自由设计者和中小型企业中占据主导地位。