|
卓联半导体公司推出了一对时钟芯片组合,可为 SONET/SDH（同步光纤网络/同步数字系列）和 PDH（准同步数字系列）系统提供业界最全的功能集和最佳性能。卓联的 DPLL（数字 PLL）和 APLL（模拟 PLL）针对从企业到网络核心的广泛领域的线路卡应用。
随着日益复杂的网络架构和更高速传输系统的部署,可靠的网络时钟和同步的获得变得越来越困难。
为确保电信级性能,设备必须使用 DPLL 和 APLL 的前后组合来提供优越的时钟功能和性能,同时还要以较大的抖动冗余度来满足系统兼容的要求。但是,目前市场上的方案需要同时使用不同厂家的多个产品,因而常常使抖动性能和功能集无法达到最佳化。
卓联的这两款新型芯片直接针对上述基本问题的解决。与竞争产品相比,ZLä30106 DPLL 具有无可比拟的 OC-3 抖动冗余度,提供了包括无缝参考切换、参考监测和保持在内的业界最全的功能组合。结合 ZL30416 APLL,卓联具有自主产权的 DPLL 频率综合技术可将低频相位噪声降至最低,从而允许设计人员优化 APLL 带宽和获得优越的整体抖动性能及无差错传输。
“卓联为高速成长的宽带网络系统提供全线数字和模拟时钟产品,如网关、DSLAM、城域插分多路复用器、路由器以及最后一英里高速设备等,”卓联半导体公司时钟和同步产品部市场营销经理 Darren Ladouceur 说。“结合我们的时钟卡 PLL,我们的全部线路卡产品展示了市场上最高标准的时钟功能和抖动管理性能。我们为客户实现电信级时钟系统提供单一厂家、独特个性的时钟解决方案,缩短上市时间和减少成本。”
|
|
导航:老古开发网首页→文章索引→文章分类→新闻热点→[Zarlink 推出全部线路卡时钟解决方案]
欢迎进入老古论坛进行讨论
意法半导体公布2004年上半年收入和净利润
下一个:
上一个: