 |
 |
 导航:老古开发网首页→文章索引→文章分类→芯片介绍→[华虹NEC与Synopsys携手开发参考设计流程2.0]
|
| | -文章搜索 - 最新文章 - | |
华虹NEC与Synopsys携手开发参考设计流程2.0 |
| 发布时间:2006年10月21日 点击次数:73 |
| 来源:eepw 作者:电子产品世界 |
全球领先的电子设计自动化（EDA）软件工具领导厂商Synopsys 与中国最先进的集成电路制造商之一上海华虹NEC电子有限公司今日宣布,双方将携手开发应用于华虹NEC 0.18微米工艺的参考设计流程 2.0。华虹NEC选择Synopsys作为其首选EDA供应商后,将充分利用Synopsys Professional Services开发基于Synopsys Galaxy™设计平台和Discovery™ 验证平台,以及华虹NEC I/O和标准单元库的完整RTL-to-GDSII参考设计流程。 华虹NEC和Synopsys联合开发的参考设计流程2.0助设计人员应对时序闭合的挑战,降低风险并实现复杂的系统级芯片（SoC）的预期成功。该流程采用具有RTL合成、物理实现和签证功能的 Galaxy设计平台,以及包括RTL仿真VCS®解决方案的Discovery验证平台。参考设计流程2.0的最新功能包括Jupiter-XT™ 设计规划解决方案具备的增强型平面,以及DFT MAX 和 TetraMAX®工具具备的可测试设计(DFT)和自动测试图形生成(ATPG)能力。 华虹NEC-Synopsys 参考设计流程2.0还采用Synopsys完整的集成电路部署解决方案,包括RTL合成、测试、功率优化和物理设计。此外,参考设计流程2.0还包括用于整个芯片功率分析的PrimePower、用于最终设计签证的PrimeTime® SI、Star-RCXT™ 和 Hercules™ 解决方案,以及Formality® 等效检查器。通过采用DesignWare® 库可以实现广泛的设计兼容性和IP验证。 华虹NEC设计服务部高级总监李向阳表示：“这一解决方案将帮助我们的客户提供高性能低风险的半导体产品。Synopsys的Galaxy设计平台和Discovery验证平台与我们成熟的标准元件库相结合,将有助于我们的客户解决复杂的设计问题,同时满足对产品上市时间的苛刻要求。” Synopsys战略市场开发部副总裁Rich Goldman表示：“华虹NEC需要成熟的硅设计流程来帮助其客户实现复杂SoC设计的预期成功。因此,我们双方一直在密切合作以保证Synopsys的设计流程与华虹NEC的硅工艺实现无缝整合,为我们共有的客户提供经过测试的RTL－to-GDSII 解决方案。我们希望未来可以与上海华虹NEC继续保持良好的合作,共同开发更多先进的硅技术。” 流程发布 从即日起,客户可以通过华虹NEC的客户经理申请华虹NCE－Synopsys参考设计流程2.0。 |
|
|
|
 欢迎进入老古论坛进行讨论
[芯片介绍] 相关文章:  基于FA526处理器SoC平台的Linux操作系统实现简介:
引言 智原科技的FIE8100 SoC">SoC 平台是一种低功耗、便携式视频相关应用开发SoC">SoC 平台，也可用于基于FA526 CPU的SoC">SoC 设计验证。 基于FA526的Linux软件开发套件，开发人员可将Linux一2．4．19软件环境在FIE8100平台上安装实现，并完成对平台上所有IP的驱动程序安装和对FA526的内部调试。 FA526介绍 FA526是一颗有着广泛用途的32位RISC处理器。它包括一个同步CPU内核(core)、独立的指令／数据缓存(cache)、独立的指令／数据暂存器(scratchpads)、一个写缓存(write buf...... 海力士与意法半导体为在中国的合资存储器芯片制造厂举行落成典礼
Power Integrations公司在飞兆半导体公司(Fairchild)专利侵权案中
Cypress推出专为电容式触摸感应界面应用而优化的新型PSoC®器件
日本8月芯片设备订单同比增长41.4% 达13亿
飞兆半导体推出11种MicroFET™ MOSFET产品
海思推出SOC芯片――
MIPS产品用于ATI下一代DTV和PC多媒体SoC
ST推出SO8N封装8M及16M串行代码存储闪存
Spansion与飞思卡尔合作以减小手机尺寸 |
|
|
|
下一个:
上一个: