Altera公司宣布通过其EDA合作伙伴实现了预加重和均衡链路估算(PELE)技术,帮助设计人员在Altera Stratix? II GX FPGA中估算信号完整性设置。Mentor Graphics公司是首家在工具流中集成了PELE的EDA合作伙伴。PELE最初只适用于Altera的内部信号完整性专家系统,与Mentor Graphics? HyperLynx工具结合后,高速设计人员采用该技术在几个小时内便可以完成系统仿真,并预测系统性能;而采用别的方式在实验室测试台上验证性能则需要花费几个月的时间。

　　Altera亚太区市场总监梁乐观先生表示：“在我们EDA合作伙伴设计工具中集成PELE,是加速客户多吉比特收发器设计并帮助其将产品迅速推向市场的关键步骤。Altera致力于提供工具来帮助客户以最高效的方法开发下一代系统。”

    工作原理

　　通过完整的Stratix II GX多吉比特收发器MATLAB模型,PELE技术利用从用户串行通道中独立提取或者测量到的频域特征参数来为每一通道搜索信号完整性最佳设置。Stratix II GX FPGA集成了工作在600Mbps至6.375Gbps的20个低功耗收发器,这种方法降低了确定其最佳信号完整性设置时的估算误差。

　　Mentor Graphics公司营销总监Dan Boncella说：“HyperLynx结合Altera PELE技术,为我们共同的客户提供最前沿的工具来帮助他们设计其最高级的系统。用户利用这些功能不但优化了系统性能,而且缩短了设计周期。”