尽管Synplicity公司去年离开了ASIC综合市场，该公司又面向ASIC设计师再次推出了新版的 Synplify DSP产品。而这次的重心是电子系统级设计 (ESL)，而不再是逻辑综合。

    Synplicity在欧洲设计自动化测试大会(DATE)上推出其Synplify DSP ASIC Edition软件。Synplify DSP至今为止面向FPGA设计，令设计师能实现DSP算法，对速度和面积进行折衷，并为逻辑综合生成优化的RTL代码。

    新产品瞄准用于FPGA或ASIC器件的算法实现。Synplicity高级技术市场经理Chris Eddington表示：“市场上对我们技术独立于建模功能、面向ASIC和FPGA的DSP综合方法有强劲需求。”

    ASIC版本包含基于ASIC的DSP综合引擎的时序估计，特殊存储器处理特性如自动提取以支持第三方工具，与Synopsys和Cadence Design Systems的逻辑综合流程相集成。对于使用编译存储器的ASIC设计师来说，新产品在独立的层次级别自动提取并管理存储器。Eddington表示，Synplify DSP ASIC Edition不同于以往的产品，因为它是作为逻辑综合前端的一种ESL工具。