 |
 |
 导航:老古开发网首页→文章索引→索引第92页 →文章分类→CPLD/FPGA→第1页→[CPLD如何实现集电极开路的IO引脚]
|
| | -文章搜索 - 最新文章 - | |
第538篇:CPLD如何实现集电极开路的IO引脚 |
| 发布时间:2003年3月24日 点击次数:11811 |
| 来源: 作者: |
有OC门库 |
|
|
|
 欢迎进入老古论坛进行讨论
[CPLD/FPGA] 相关文章:  请问哪位可以告诉我“高阻态”是一个什么概念？简介: 请问哪位可以告诉我“高阻态”是一个什么概念？ 当门电路的输出上拉管导通而下拉管截止时，输出为高电平;反之就是低电 平;如上拉管和下拉管都截止时，输出端就相当于浮空（没有电流流动），其电平随外部电 平高低而定，即该门电路放弃对输出端电路的控制...... epm7128s能擦除多少次?做FPGA可以不用VHDL而用C了世界上有哪些CPLD的生产商？Altera的cpld用什么软件来设计？ |
|
|
|
下一个:
上一个: