|
|
| | -文章搜索 - 最新文章 - | |
NS双通道转换器/缓冲器内置均衡器 |
| 发布时间:2005年11月4日 点击次数:96 |
| 来源:电子产品世界 作者: |
这款双通道的信号调节多路转换器/中继器可为旧式底板及低成本、高性能的电缆提供冗余功能,确保可支持1Gbps 至4Gbps 的数据传输速度 国家半导体公司宣布推出一款可以调节及转发信号的全新芯片产品,其特点是可以扩大高速开关、路由器、存储区域网络 (SAN) 及服务器底板的线路覆盖范围。这款型号为 DS40MB200 的芯片也可用作底板的冗余开关,而且还可扩大 PCI 快速互连线路的覆盖范围,最适用于个人电脑、保安系统及专业级视频系统。 DS40MB200 是一款 1:2 及 2:1 的双通道多路转换器芯片,不但每一输入端都有内置 均衡器,而且每一输出端也设有可配置的预增强功能,此外,其串行输入/输出的传输 速度更高达 4Gbps。DS40MB200 是目前业界最低抖动、线路覆盖范围最广的多路转换器 芯片。 目前许多电子产品都采用低成本、高性能的底板及电缆,因此这些系统必须加 设均衡及增益电路,以确保信号源至接收方的整个信号传送过程稳定可靠。DS40MB200 芯片可以确保信号传输绝无错误出现,最适用于长达 80 多英吋的 FR4 底板或长达 15 米的低成本电缆。 美国国家半导体接口产品部产品总监 Jeff Waters 表示:「无论以抖动幅度、预增强 增益效果还是以边缘速率作为标准比较,美国国家半导体的 DS40MB200 芯片都比市场 上的同类产品优胜。 客户只要采用美国国家半导体的 DS40MB200 芯片,便可利用较长 的数据传输线或成本较低的电缆轻易将信号驱动到电路板范围以外的接收方,而且还可 大幅提高信号的完整性。」 DS40MB200 芯片可与 FPGA 或特殊应用集成电路 (ASIC) 轻易连接一起,以便为信号 路径提供冗余和信号缓冲功能,以及提高低成本互连线路的串行输入/输出传输速度。 这款芯片可以抵抗高达 6kV 的静电释放干扰,而且其高速串行输入端还内置接收信号 均衡器,以便为输入传输线路损耗提供补偿。 DS40MB200 多路转换器/缓冲器芯片的技术规格 DS40MB200 芯片的高速串行输入端设有内置均衡器,输出端则设有可配置的预增强功 能,而且输入级还设有固定均衡器,以减低电路板线迹的符号干扰 (ISI) 失真。 这款 多路转换器/缓冲器可为高达 5dB 的传输损耗提供补偿。 每一输出驱动器的预增强功 能都分为 4 个可配置的步级,以便为较长的 FR4 底板提供传输损耗补偿。 预增强功 能的不同步级可以独立控制,以便支持线路方或开关方的驱动器。 输出端可以缓冲及 调节信号,确保传送到底板末端的较高及较低频率都有大致相同的振幅,以便将确定性 抖动减至最少。 这款芯片的两条独立通道都各有一个双扇出发送器以及一个内置 2:1 输入多路转换器 的接收器。 这两个多路转换器可以重新配置,以便支持线路卡与控制器卡之间的系统 冗余功能,也可另外加以配置,让芯片可以提供回送功能,以便进行芯片或系统方面的 测试。 开关输入端与开关输出端之间的内部回送路径可以支持速度 (at-speed) 测 试,而且所有接收器的输入端及驱动器的输出端都采用内置终端电阻作为内部终端装 置。 此外,所有输入端都可与交流电耦合 LVDS、LVPECL 及共模逻辑 (CML) 兼容。 |
|
|
|
|
[综合电子] 相关文章: 在软件无线电调制解调器功能中使用硬件加速单元简介:
前言 FPGA已经不再单纯应用在芯片与系统之间的直接互联层,在软件无线电(SDR)中,FPGA逐渐被用做通用运算架构来实现硬件加速单元,在降低成本和功耗的基础上提高了性能。SDR调制解调器的典型实现包括通用处理器(GPP)、DSP和FPGA。而且,FPGA架构可以结合专用硬件加速单元,用来卸载GPP或DSP。软核微处理器可以结合定制逻辑,扩展其内核,也可以将分立的硬件加速协处理器添加到系统中。此外,还可将通用布线资源放在FPGA中,这些硬件加速单元可以并行运行,进一步增强系统的整体运算输出能力。本文将讨论三种不同类型的硬件加速单元,以及它们通过软件实现的性能。 表 1 使用软件与使用硬件定制...... 基于FR4板材的802.16a WiMAX低噪声放大器设计
Microchip推出16位单片机和信号控制器
赛普拉斯推出低功耗高速USB2.0控制器
SummitMicro有源OR-ing热插拔控制器
安捷伦推出关断功能的低噪声放大器
瑞萨发布智能型功率因素修正控制IC
XILINX推出SPARTAN-3E和VIRTEX4XA器件
飞利浦发布针对微波的硅基BiCMOS技术
赛普拉斯扩充CMOS图像传感器系列产品 |
|
|
|