 |
 |
 导航:老古开发网首页→文章索引→文章分类→综合电子→[真实产品验证 IC 封装系统联合设计的价值]
|
| | -文章搜索 - 最新文章 - | |
真实产品验证 IC 封装系统联合设计的价值 |
| 发布时间:2005年9月30日 点击次数:157 |
| 来源:EDN电子设计技术 作者:Nozad Karim |
真实产品验证 IC 封装系统联合设计的价值 如何将工程知识与 IC-OSAT-OEM 公司融为一体 直到最近,电子系统的设计流程还是传统模式：在整个设计进程中,不同的工程组（硅芯片、IC 封装和印刷电路板的设计者）相对隔绝的环境中按部就班地工作。然而,对于当今的高级系统来说,为了确保目标产品在无需付出不必要的开发成本前提下,以尽可能低的生产成本赢得市场的青睐,平行的设计工作势在必行。 请考量以下例子：近来某客户在其项目中引入系统级封装 (SiP) 联合设计,最终由于将其网络母板纳入到封装解决方案中,使得原本复杂的工作简单了许多。此举使该客户的母板从 18 层减少到 12 层,因而每片母板节省了 200 美元的制造成本。（由于本文将引述有关实际产品的工程设计细节,出于显而易见的所有权原因,我们不会明示制造商和产品的名称。） 堆叠管芯还是封装？ 今天在 2.5G 蜂窝式手机、个人数字助理以及其他应用领域中对堆叠逻辑电路及内存管芯的加速需求,恰恰说明了早期三向设计协作的重要性,而堆叠式芯片级封装 (S-SCP) 恰恰满足了这种需求。由于堆叠管芯的应用才刚刚起步,并有可能从 3、4 个活动管芯增加到 5 个或更多活动管芯,因此还有一些对堆叠管芯封装的限制有待堆叠封装解决（例如,使用超薄 CSP,如图 1 所示）。对于某些应用,尤其是堆叠方法使电路及内存的组合愈加多样化时,堆叠管芯解决方案可能会受管芯的采购供应（多种管芯源）、管芯成本更佳控制要求或产出及质量要求,包括产出问题较少时使用"知名优良管芯"要求的种种限制。
图 1. 今天,通过应用产品管芯堆叠技术,3-D 封装得以加速,从而：a) 具有三种或更多活动管芯的能力,其优势是显而易见的 b) 对于管芯成本高或管芯产出低的应用情况,提供封装堆叠技术的备选方案。 要求更改硅芯片 有时,封装解决方案要求更改硅芯片设计或处理技术,从而改善总体生产成本。让我们看看这是怎样实现的：IC 生产商对封装选项进行大量分析后,认为高速数字应用的最佳封装解决方案是将 7 毫米乘 7 毫米的硅管芯置入倒装芯片封装。计算出的更改涉及将硅芯片的尺寸增加 18%,并将管芯凸点间距由 150 微米增加到 185 微米,以便在基板上为导孔保留足够的空间。管芯下的附加导孔有助于减少布线限制,并消除在基板上使用两个布线层的需要。附加的硅面积允许增加解耦电容,以减少高速数字交换过程中的同步切换噪音及电压波动。 尽管增加了硅芯片的面积,但凭借其优于原设想的最终使用系统性能,这些改变为 IC 制造商带来了更低的整体生产成本。硅芯片面积的增加使得在成本低廉的封装基板上应用更大凸点间距成为可能,从而在不改变封装形式要素的同时为每块芯片节省 20 美元的生产成本。Road mapping fab 功能 通常,传统的经验告诉我们,封装越小成本越低。例如,在一个示例中,对于其中提及的由四个 180 纳米硅芯片技术 IC、四个电容和八个电阻构成的通信芯片组,随球间距和球尺寸的变化,塑料球栅阵列封装 (PBGA) 的尺寸由 35 毫米乘 35 毫米（无管芯堆叠）、27 毫米乘 27 毫米（双管芯堆叠）缩减到 23 毫米乘 23 毫米（三管芯堆叠）,其封装解决方案因此愈加便宜。IDM 的分析显示,从系统的角度来看,23 毫米乘 23 毫米的三管芯堆叠封装提供了尺寸最小、成本最低的解决方案。堆叠相似管芯减少了基板上的跟踪布线、降低了信号延迟,并将基板导孔数量减到最少,所有这一切都改善了电源和接地平面。然而,分析表明如果堆叠管芯相对于封装中心热学球矩阵的放置不够理想,则由最小封装中的管芯堆叠带来的热学问题会影响到性能。因为只有发展到 110 纳米硅芯片技术时才能解决该热学限制,但目前 IDM 还不具备此能力。因此,它选择了 27 毫米乘 27 毫米的封装解决方案,而将体积最小的封装作为获得 110 纳米硅芯片技术的终极目标。 射频封装面临的挑战 或许封装设计会随着将射频 (RF) 插件板级电路设计到系统级封装中而趋于完美,这是一种日渐流行的解决方案,例如无线局域网与个人区域网 (WLAN/PAN) 以及 Bluetooth 等应用技术,都需要这种节省成本的射频系统级封装。通常,针对封装对系统成本的影响,关键的驱动因素是如何通过使用或改进现有或标准的封装解决方案来实现大规模的生产。然而,对于射频电路却存在着微妙的平衡,那就是如何通过从大量构思缜密的封装选项中作出明智的选择,从而既能获得必需的电气性能,又能控制大规模的生产。 OEM 和 IC 制造商发现要满足任何射频系统级封装的生产成本、封装尺寸及电路性能,需要理解一系列复杂的因素,其中包括对如何权衡基板与组件选择的理解。和考量相当明确的热学控制问题而作出的封装选择不同,在射频级有着范围更广的电气设计问题,其中包括每次运行或移动滤波器、传输线结构或组件平衡 - 不平衡转换器时射频前端的潜在变化。 IC 制造商最初所作的分析,通常会显示射频系统级封装的成本可能要高于相关的单个封装器件成本。而对于担负降低成本巨大压力的最终系统用户市场,转移到射频系统级封装的理由必须是考量该组件能否提升整体价值,其中包括更小的尺寸、更多的功能、库存和在装配中使用的无源器件排列的减少,以及减少射频系统开发人力、消除昂贵的母板调节以及提供能降低每项功能整体测试成本的更高级别的测试部件。 最近的一个示例针对这些挑战,分析了如何将五个基带和射频管芯以及相关的无源器件组合到 802.11b WLAN 解调器中。OEM 的最初目的是获得 33 毫米乘 27 毫米的模块。然而,联合设计工作显示该模块最适合 25 毫米乘 25 毫米的布局,并且可以研究不同设计选项来帮助控制成本（图 2）。
图 2。联合设计生成 OEM 可通过其作出产品选择的比较图表,该表显示用于 802.11b WLAN 的封装选项。
|
|
|
|
 欢迎进入老古论坛进行讨论
[综合电子] 相关文章:  可扩展验证平台新技术帮助弥合验证鸿沟简介:
可扩展验证平台新技术帮助弥合验证鸿沟 Mentor Graphics公司正式推出其可扩展验证平台，它集成了对业界最新标准的支持、新型验证工具以及“面向验证的设计”方法，最大限度缩短了需要耗费大量时间的功能验证周期，避免了昂贵的集成电路重新设计。可扩展验证平台包含了验证工具多项新的增强内容，使得验证工作尽可能在设计的最初阶段开展。可扩展验证平台以ModelSim仿真器为核心，Modelsim5.8的能力已经得到了显著扩展，为复杂的专用集成电路（ASIC）和单片系统（SoC）设计提供高速、高效的系统级验证和纠错环境。 Mentor Graphics公司可扩展验证平台是全面的功能验证工具平台...... 分析仪强大功能尽力满足无线工程师的要求
突破困境的开放式源码开发平台
前沿技术驱动，商业模式“变脸”
独立DSP DVR模块提高录像速度
承受业界强度的模拟器件
X9241在蓄电池监控单元中的应用
TI发布达芬奇芯片 助推视频产品直指英特尔
中国香港：集成有硬IP千兆位收发器的FPGA体系结构
IC厂商制定统一的10Gbps标准 |
|
|
|
下一个:
上一个: