 |
 |
 导航:老古开发网首页→文章索引→索引第50页 →文章分类→CPLD/FPGA→第1页→[做FPGA可以不用VHDL而用C了]
|
| | -文章搜索 - 最新文章 - | |
第435篇:做FPGA可以不用VHDL而用C了 |
| 发布时间:2001年12月4日 点击次数:20416 |
| 来源: 作者: |
语言HDL。但是要掌握它,是要花一些工夫,无异于学一门新的编程语言。对于C,会 的人比较多,能用C语言做FPGA应该是一件好事,特别对不会HDL的人来说更是如此。 Celoxica公司提供了一种叫Handel-C的开发FPGA的编程语言,它与ANSI-C兼容。 Celoxica公司推出的软件包叫DK1。有兴趣的话可以去下载一个评估版看看到底是个什 么好东西。网址：http://www.celoxica.com/ 大小有10兆多。我也想看一下,可是下载到10兆时网络中断,有点可惜。抽时间再 下载吧。 FPGA的开发很象51单片机了,HDL就象51的汇编,很容易找到编译工具,大多是免费的。 要想用省事的C语言来做,开发环境就要花钱。买Keil C51,要花钱,买DK1花钱也不会 少。价钱还不知道,国内我知道有华力创通代理,也可能还有别家。 我想用不了多久,做FPGA的开发我们就会用上C了。看来用C的确是一种趋势。 还有,据说FPGA或CPLD的开发,以后还会回到图形上来,叫数据流框图。有公司正在开 发这样的软件,也可能已有可用软件上市了。这种方法肯定比编程还简单,但开发软件 会更贵。 在最近举行的国际HDL会议上,与会者就使用何种设计语言展开了生动、激烈的辩论, Verilog、C/C++及Superlog设计语言的鼓吹者都竭力为各自的方案进行辩护。 EDA行业资深观察家、本次会议主持人John Cooley介绍道：“这不是小组讨论,你们都是陪 审员。”Cooley 请与会者投票表决：如果要启动一个芯片设计项目,他们愿意选择哪种方 案？ 当Intrinsix公司的技术经理James Lee开始为Verilog设计辩护时,辩论很快进入白热化阶 段。Lee认为,Verilog工作得很好,并未过时。 Lee引用了曾任Cadence总裁的Joseph Costello于1995年所做的一个论断： VHDL是一个4亿 美元的“错误”。Lee解释道：“我们已经在VHDL工具开发上浪费了太多的金钱,现在我们 又将在新的设计语言上犯同样的错误。为什么要重复同一错误呢？” 更复杂的世界 Synopsys公司SystemC战略项目总监Kevin Kranen在一位非常赞同Lee观点的听众面前为 SystemC辩护。Kranen说：“这个世界比90年代初期更加复杂。”他认为系统级芯片(SoC)快 速增长的复杂性需要新的设计方法。 Kranen特别指出,结构建模和验证需要新的设计方法。对于建模,他坚信SystemC是最佳解 决方案;对于验证,他赞成使用Vera。 Verilog支持者Lee立刻予以反击,他说：“今年我已做了好几个SoC设计,我认为SoC设计并 不需要这些东西。” C语言的鼓吹者是Cynlib C++类库供应商CynApps公司的总裁兼首席执行官John Sanguinetti。他指出：“我认为Verilog是硬件设计的汇编语言,现在的情形与1959年 Fortran语言刚刚产生时非常类似。当时每个人都用汇编语言编程,可在10年内编程的标准 就变成了高级语言。” Sanguinetti称Cynlib是最好的选择,因为‘它符合工作需要’。 Sanguinetti宣称,在一 个典型的例子中,Cynlib代码比SystemC小7倍,而速度快了5倍。他还说,新成立的网络开 发公司Netrake现正利用Cynlib开发IC。 这一论断又引起了Lee的抱怨。“新成立的公司不知道哪个更好,5年后Netrake是否还存在 尚令人怀疑。”Lee说道。Cadence系统设计公司系统级开发部副总裁Stan Krolikoski和一 位SystemC支持者公然抱怨：“这种无休止的争论真让人受不了”。 Krolikoski则说,当今市场上任何第三代移动电话的基带部分都是由非Verilog的算法专家 设计的。他认为C语言不会像Verilog替代Spice那样很快替代Verilog。 另一个观点出自Co-Design Automation公司总裁及首席执行官Simon Davidmann,他奋起捍 卫自己公司的Superlog语言。他指出,Superlog在整个设计流程中仅提供一种语言和一个仿 真器,这就避免了使用多种语言所出现的麻烦。RTL Superlog的仿真速度比Verilog快3倍, 而高级Superlog要快上100倍。 Davidmann强调,Superlog是Verilog的扩展。“它与现有的方法兼容。这是一种进化,而不 是一场革命。”他指出。 C Level Design公司总裁和首席执行官Dan Skilken质问道：“为了得到3倍的性能改善,谁 会为了购买一个新的仿真器而丢掉Synopsys的VCS及其它所有东西呢？”Davidmann回答道： “Superlog用户不必丢掉现有的工具,Superlog语言真正的价值就在于用户可以更好地进行 RTL设计。”Skilken则认为Verilog不会淘汰,他们公司的工具有助于将C/C++模型准确地转 换为HDL描述。Skilken得到了另一个听众的支持,该听众说他正在一个大型的验证项目上采 用C Level工具开发C语言模型。这位工程师声称,该方法在验证速度上已经加快了50到100 倍。 Avanti公司的一位代表在人群中说道,小组讨论并没有谈及模拟设计。他说：“如果你想设 计带有模拟电路的芯片,这里讨论的任何东西都帮不上忙。” 投票结果 小组讨论结束后,Cooley号召大家就如下议题进行投票表决：如果他们在九月份开始一个新 的芯片设计项目,他们将会采取何种方法。仅有2票或3票赞成使用SystemC、Cynlib和C Level设计。而Superlog和Verilog各自获得了约20票。 Krolikoski问是否就五年以后的项目再投一次票,被Cooley断然拒绝。Cooley说：“5年 后,谁也不知道这个星球将会发生什么事情。” |
|
|
|
 欢迎进入老古论坛进行讨论
[CPLD/FPGA] 相关文章:  世界上有哪些CPLD的生产商？简介: FPGA(现场可编程门阵列)与 CPLD(复杂可编程逻辑器件)都是可编程逻辑器件，它们是在PAL,GAL等逻辑器件的基础之上发展起来的。同以往的PAL,GAL等相比较，FPGA／CPLD的规模比较大，它可以替代几十甚至几千块通用IC芯片。这样的FPGA／CPLD实际上就是一个子系统部件。这种芯片受到世界范围内电子工程设计人员的广泛关注和普遍欢迎。经过了十几年的发展，许多公司都开发出了多种可编程逻辑器件。比较典型的就是Xilinx公司的FPGA器件系列和Altera公司的CPLD器件系列，它们开发...... Altera的cpld用什么软件来设计？ |
|
|
|
下一个:
上一个: