明导公司日前宣布意法半导体在经过广泛严格的测试后,已决定将Catapult C 综合器的元件库加入意法半导体的标准ASIC设计套件中。这是意法半导体首次将高层次综合技术导入该公司的ASIC设计套件,它将使电子系统级（ESL）设计方法学被全球的ASIC设计工程师所采用。

　　 
　　意法半导体和Mentor Graphics密切合作多年后,决定采用Catapult C综合器的元件库。两家公司曾共同合作开发出多种定制的元件库和测试程序,并将它们和意法半导体标准ASIC设计套件中后续的实现工具整合在一起。 　　 

　　意法半导体还参加了Catapult硅片合作厂商计划(Silicon Vendor Partners Program),这项计划让ASIC、FPGA和半导体芯片代工厂商提供认证合格的Catapult C综合器的元件库给他们的客户。Mentor Graphics和意法半导体根据这项计划进行广泛的测试来确保在意法半导体的ASIC工艺下Catapult C 综合器的元件库的质量和可靠性。这使得意法半导体的客户只要采用Catapult C 综合器在意法半导体的ASIC工艺条件下流片就能有效地提高实现效率并降低设计风险。