几乎所有商业大厦都会铺设CAT-5电缆，其主要应用为10/100 Mb/s以太网。根据以太网标准，四对双绞线缆中只有两对用于数据传送，另外两对则未被使用。采用以太网供电 (Power over Ethernet;PoE) 结构，即IEEE 802.3af标准，电源可以施加到未被使用的线对上。虽然PoE技术也可用于运载数据的线对，但本文将集中讨论利用未被使用线对的方法。一般终端设备都可从这项技术中获益，包括无线宽带路由器和IP电话，而报警系统、恒温器及标记阅读器等设备也可受益于PoE。
PoE的设计正日渐增多。其原理是在未被使用的线对上施加48V电压，并向接收数据信号的单元提供全部功率。本文将讨论在供电设备 (PSE) 的接收端设计一种为供电装置 (PD) 而设的输入控制电路，以及包括DC/DC切换转换器的参考设计，将48V电压调低至IC适用水平。
 检测算法
当为CAT-5电缆提供48V电压时，假如接收设备不支持PoE便会出现问题，PSE将率先启动检测算法，发出介于2.8V至10V之间的感测信号，并监测电流。PD输入电路的输入信号电阻Rs的范围必须在23.75KW~26.25KW之间，使得PSE能够继续进行验证操作。PSE也可能需要一个并联电容，这会在以下的PD输入设计部分讨论。 之后，PSE会进行选择性的功率分类操作，以便设置可从线路获得最大功率量。通过将电压快速升高至15.5V~20.5V的水平，并测量吸收的电流，PSE可将PD分为四个类别。PSE实际发出的电平会随设备单元而变化，而某些设备在电流分类时仅输出8V电压。
在达到信号电阻和电流分类规格之后，PSE会快速升至48V的标称PoE电压。但必须注意几个因素，如过冲电流限制、过压保护以及欠压锁定。
使用分立元件的PD输入设计
这里所讲的PSE算法只涉及全部PoE性能的极少部分。下面的示例是使用几个分立元件的PD输入电路参考设计。
图1描述了PD输入的基本流程。从左边开始，需要提供尖峰电压保护，以避免损坏连接的MOSFET或DC/DC转换器输入。由于可使用300英尺以上的介质和磁性隔离单元将PSE和PD分隔开来，因此过多电压瞬变现象出现的机会很大。一种保护方法是使用瞬态电压抑制器 (TVS) 将尖峰信号钳位在预定的电平上。另外，为了防止48V电路的极性错接，可使用反向二极管将电流吸收回电源中。
如前所述，必须有合适的信号阻抗提供给PSE。在这个设计中，25KW电阻器跨接在48V电路上，并存在于整个功率序列中。如果通过这个电阻器的2mA电流是强调功率应用效率设备的主要功耗源头，便需在设计中加入额外的检测晶体管，以便在PD检测完成后将信号电阻器从功率环路中移去。在电流分类阶段保留25kW电阻器具有双重作用，可以帮助PSE确定全功率。
某些PSE单元在为PD提供48VDC之前，会搜索超过一个的有效信号电阻器。这些PSE单元可能需要少量的电容，与25kW电阻器平行放置。图1中PD原理图所示的典型值为0.1mF。这个电容器同时用于PD检测和旁路保护，能够吸收由带电插入操作引起的高频瞬流。
本示例使用的MOSFET用于欠压锁定 (UVLO)，其规格应依据总体功耗来确定。对于负载较轻的和对成本敏感的应用中，可采用1.25A、 60V MOSFET-FDD5618P。而15A、60V MOSFET-FDD5614P则适用于重型的负载应用，同时需要维持低器件温度。该MOSFET的栅极通过专用齐纳二级管连接至PSE输出电平，在达到预定条件之前，它不会连接PSE和DC/DC转换器之间的节点。

PD DC/DC转换器设计
在为负载IC供电之前，负载IC可以是IP电话或无线宽带路由器，48V DC输入必须逐步降低至更有用的水平。在这种情况下应使用开关电源以维持足够的效率。下面要讨论的参考设计中的回扫式转换器就是用来将输入电压降低至5V。
对PoE而言，DC/DC转换器的主要规格指标是过冲电流限制。如果转换器的输入电容大于180mF，而且PSE不支持内部电流限制，则PD输入电路必须进行过冲电流限制。在这个设计中，DC/DC转换器的输入电容处于规范之内，所以无需附加电流限制。假如输入电容超过180mF，就可通过增加有源的电流限制电路来限制过冲电流。这个示例具有许多不同的选择，但几乎所有PSE单元均可根据PSE转换器规格来启动电流限制。
PoE电源设计具有30V~57V的输入电流范围(应用的典型值为48V)，以及最大输出电流额定值为3A的5V输出(15W)。使用回扫式拓朴的目的是将总体设计成本降到最低，并能够实现70%~80%的总体额定效率。图2所示为回扫式电源设计原理图。

初级电路
下面讨论电源原理图(见图2)，但不包括变压器磁性元件。
输入电容
在AC/DC电源中，使用输入滤波器电容可减少全波整流电路的电压纹波。在DC/DC转换器中，输入滤波器电容可用来去除电路上的瞬压变化，甚至在主电路电压完全中断时维持输入电压。举例说，如果初级电路需要一定的保持时间(无输入电压)，C1需达到数百或数千法拉，在这情况下，可使用47mF电容在PoE输入电路中除去所有瞬压变化。
缓冲器电路
为了保护PWM控制器 (IC1) 的内部SenseFET (源－漏极最大额定电压为200V)，将缓冲器电路设计为输入电压的两倍。其中，为了计算缓冲电阻的阻值，须首先确定初始峰值电流。初始峰值电流也有助于确定缓冲电阻 (R11)的最大额定功率。初始峰值电流可利用最差的条件参数来计算，即当内部SenseFET导通时间达到最大值时，可从主线路上吸取的最大电流量(当Vin=30V)。

(1)
一旦知道初始峰值电流，便可计算出缓冲电阻器R11的数值，如方程式2所示。

(2)
为了获得尺寸合适的电阻器，必须计算它在PWM控制器停用时所需处理的功率(如3式)。
                  (3)
缓冲电容器应具有低有效串联电阻 (ESR)，如陶瓷电容器，以便将尖峰电压降至最小。
振铃电路
振铃电路 (C10和R12) 也很重要，它能在SenseFET释放至电源输入电压时，减少变压器初级的振铃现象。
当次级电流在不连续模式下降至零时，这两种元件有助于消除初级的振铃现象。典型值为R=300W~1500W，及C=500pF~5000pF。
启动电路
输入电压电容器 (C4) 规格必需配合，以执行精确的工作。在软启动期间，Vcc电容器 (C4) 由DC线路的60mA (典型值) 启动电流，通过R2进行充电，而Vcc电容器通过10mA IC工作电流和MOSFET栅极驱动电流 (Qg×fsw) 进行放电。电荷Qg会随着MOSFET的漏－源极电压而增加，因此，当输入电路电压达到最高时，驱动电流也最大。在软启动期间，转换器输出电压非常低，所以从Vcc绕组向Vcc电容器提供的电流也很低。Vcc电容器必须足够大，足以在软启动期间提供充足的电流进行启动。

次级电路
输出整流二极管
为了确定整流二极管，首先需要确定Irms(secondary)，可通过(4)式计算得出。选用二极管来输送比Irms(secondary)多20%的电流已足够。

(4)
输出电容
当确定输出电容时，应考虑电容器的ESR。范围在100~10000mF的电容器具有合适的ESR，足以控制纹波电流。而且，当频率高于10 KHz时，电容器的总体阻抗几近与其ESR相等。随着电容器电压额定值的增加，其ESR将会因为电容器的物理尺寸增加而减小。为了减少ESR，许多设计人员会使用并联电容器。
为了确定维持设计输出所需的输出电容，必须确定可接受的输出纹波电压。

(5)
在本设计中，Vp-p设定为输出电压的1%，即50mV。在确定纹波电压后，可确定输出电容器和PESR。
输出电容还必须能够处理总体ESR产生的Vp-p纹波电流。为了确定这个数值，必须计算功率耗散。在本PoE设计中，两个330mF电容器会使ESR降低一半。
输出滤波器
添加低通LC滤波器，可除去输出电压所有高频噪声。在设计滤波器时，采用PWM开关频率的10% 作为滤波器的关断频率或3dB点。

反馈电路
反馈电路需要用来在负载变化时维持稳定的输出电压。随着电源输出负载的增加，需要更多的电流，导致输出电压开始减少。当这种现象发生时，电压基准器件 (U1) 的引脚1上的参考电压将减小。为了对抗衰减，电压基准将努力导通(通过引脚3吸取更多电流)。光耦合器装置 (U4) 内的LED器件将向同一封装内的光敏晶体管传送更多的光信号，从而通过PWM控制器的反馈引脚吸收更多电流。反馈引脚一旦进行调整，FS6X1220RT便开始调节内部SenseFET的“导通”和“关断”时间。在施加更大负载的情况下，内部SenseFET将延长导通时间，以便为次级提供更多能量。■