为了取代处理器混载SRAM,美国英特尔开发出了采用完全空乏型SOI（silicon on insulator,绝缘硅）的挥发性内存。这种内存通过采用以2个栅极来控制沟道的Fin FET型方式,可防止平板型内存存在的——随着工艺的微细化,逻辑部分的工作速度下降问题。该公司在美国旧金山举办的“2006年IEEE国际电子器件会议（2006 IEDM）”上公开了该内存（演讲编号：21.3）有关技术。

防止逻辑部分的工作速度随着工艺微细化而下降

　　采用SOI结构的挥发性内存（以下称为SOI内存）利用了电荷蓄积在BOX（Buried Oxide）层上的硅膜（SOI膜）使晶体管的阈值产生变化的原理（浮体效应）。将SOI膜减薄、使内存以完全空乏型方式工作时,不容易随着工艺微细化产生漏电流以及绝缘击穿等现象。其原因在于,为了控制阈值而在SOI膜中添加的杂质,可以比部分空乏型添加的更少。但随着工艺的微细化,存在着构成逻辑部的SOI晶体管的工作速度容易下降的问题。这是因为在随着微细化的推进,如果为了降低产生电荷所需的底板栅极（背栅,Back Gate）电压而将BOX膜制得更薄,就会使寄生电容增大。

　　此次,英特尔采用了将SOI内存的沟道制成Fin型、借助前栅（Front Gate）与背栅从左右夹持该沟道的结构。由于背栅通过绝缘膜与沟道相接,因此随着工艺微细化而降低背栅电压时,无需将BOX膜减薄。在这种结构下,单元面积相当于8F2（F为设计规格）。此次已确认,在BOX层为150nm厚的条件下,制作栅极长70nm、Fin宽30nm的FET,最终获得了与BOX膜更薄的平板型内存相同或更高的数据保持特性。

通过缩小Fin的宽度,改善数据保持特性

　　此次采用的结构,除了可防止逻辑部分的工作速度随着工艺的微细化下降之外,还有其它的好处——可抑制数据保持特性随着工艺的微细化产生劣化。如果将栅极长度缩短,储存电荷的SOI膜的体积就会减小,因此数据保持特性通常会发生劣化。不过,采用Fin型方式,便可通过缩短Fin的宽度对此进行弥补。其原因在于,如果缩短Fin的宽度,前栅与背栅的电容耦合就会变大,从而使电荷蓄积状态（数据“1”）与电荷未蓄积状态（数据“0”）下的SOI膜的电荷密度差随之变大。

　　SOI内存的开发方面,大型LSI厂商中已有美国IBM以及东芝开始着手进行,两公司与英特尔在同一会议上发表了最新开发成果（演讲编号：21.1和21.2）。英特尔披露SOI内存的开发成果,“此次大概是第一次”（著名SOI底板厂商的技术人员）。英特尔的工艺目前使用的是块状硅（Bulk Silicon）底板,如果开发混载工艺,预计“也有可能嵌入像此次一样的SOI内存”。