|
|
| | -文章搜索 - 最新文章 - | |
基于SY100E445的4位串行/并行转换器设计 |
| 发布时间:2006年5月11日 点击次数:363 |
| 来源:国外电子元器件 作者:空军工程大学电讯工程学院 孙中禹 |
摘要:SY100E445是MICREL公司生产的完整4位串行/并行数据转换器。它可支持高达2.5Gb/s以上速率的NRZ数据流操作,而且操作十分简单,使用非常方便。可广泛应用于需要高速数据串行/并行转换的应用场合。文中介绍了SY100E445的主要特点、引脚功能和内部结构,最后给出了一个8位串行/并行转换器的应用电路。 关键词:数据传输 串行/并行转换 SY100E445 1 SY100E445的主要特点 SY100E445是MICREL公司新近推出的一个完整的4位串行/并行数据转换器芯片。它可支持高达2.5Gb/s以上速率的NRZ数据操作。 在通过串行/并行转换器SY100E445来进行转换时,其转换的起始位可以通过SYNC的输入状态来进行移位。对于一个异步单脉冲信号,SY100E445可以通过其最后的两个输入时钟周期将转换起始位从Qn移位到Qn-1而使其平移一位。 通过MODE位的输入状态可选择SY100E445的转换模式。如果MODE位的输入为低电平,那么,此时SY100E445的功能就像一个4位转换器;而当MODE的输入为高电平时,SY100E445上的输出数据将在每一次数据转换的第八个时钟周期时发生改变。这样,就可以使用两个SY100E445来完成8位数据转换功能。需要说明的是:器件在连接在8位转换模式时,其所组成的转换器将不能单独运行在2.5Gb/s的数据速率下。 对于数据速率运行要求不是很高的应用场合,SY100E445转换器提供了一个VBB参考电压端,利用该端可以进行单端输入。但对于工作在500MHz以上时钟速率的应用场合,通常推荐使用差分输入信号。单端输入信号往往要在VBB端受到差分输入转换的约束,并需要使用一个0.01μF的电容器来对其进行旁路。然而,通过VBB端可以为输入差分放大器提供一个开关参考,同时VBB端也能用于AC耦合输入信号。 SY100E445的主要特点如下: ●可在片时钟进行4分频或8分频; ●可将SY100E445芯片的电源负端电压扩展到-4.2V~-5.5V; ●数据速率可以达到2.5Gb/s; ●可进行差分时钟输入和串行输入; ●为便于单端使用,设计有VBB输出端; ●可对异步数据进行同步; ●带可扩展到8位转换的模式选择引脚; ●内含75kΩ输入下拉电阻; ●与MOTOROLA的MC100E445完全兼容; ●采用28脚PLCC封装形式。 2 引脚功能和内部结构 SY100E445串行/并行转换器芯片采用28脚PLCC型封装形式,图1是其引脚排列。各主要引脚的功能说明如下: VEE(1脚):电源负端; CLK,CLK(2、3脚):差分时钟信号输入端; CL/8,CL/8(5、6脚):差分时钟信号8分频输出; VCCO(7、10、13、19脚):电源VCC输出引脚; CL/4,CL/4(8、9脚):差分时钟信号的4分频输出; Q3~Q0(11、12、14、15脚):并行数据输出引脚; VCC(16脚):电源输出引脚; SOUT,SOUT(17、18脚):串行数据差分输出引脚; NC(20脚):悬空; RESET(22脚):复位信号输入引脚; SYNC(23脚):转换同步信号输入引脚; SINA,SINA,(24、25脚):A通道串行数据差分输入端; SINB,SINB(26、27脚):B通道串行数据差分输入端; SEL(28脚):串行输入选择引脚。该脚为高时,选择A通道;为低时,选择B通道。 图2所示是SY100E445的内部电路原理框图。 图3是SY100E445的串行/并行转换时序图。图4是其带有SYNC脉冲的串行/并行转换时序。SY100E445是个完整的1:4串行/并行转换器。利用该芯片可以将高速串行数据流转换成并行数据提供给系统的发射和接收部分。在某些特殊条件下,SY100E445还能将2.5Gb/s的NRZ数据流转换成4位并行数据。另外,该芯片还可提供4个独立的时钟输出,以便在系统休眠时保持这些并行数据的同步。 对于串行/并行转换器来说,在带有并行输出的同时还带有串行差分输出是SY100E445的一个特点。利用这一对串行差分输出引脚,设计者便可通过两片SY100E445芯片将4位串行/并行转换扩展成8位转换。图5是一个典型的8位串行/并行转换器的应用电路。 从图5可以看出:SY100E445的使用非常简单,操作也十分方便。因而可广泛应用于高速数据的串行/并行转换等应用场合。 |
|
|
|
|
[另类其他] 相关文章: FIFO用做并行数据延迟线简介:
数据缓冲器件在当今高速设计中有很多应用,可把并行数据流延迟一段已知的恒定时间。 在网络应用中,非常普遍的情况是从起始单元获得寻址信息(不管是源还是目标)确定数据包是否应保持、分开列入时间表或传送到下一个结点。在ATM、VCI(Virtual Channel Iden-tifier--虚拟通道识别)和VPI(Virtual Path Identi fier--虚拟通路识别)标准中心必须确定数据通路的适当物理连接。为了执行这些操作,输入数据流必须延迟时间周期。延迟的长短与设计有并而且可变。 数据滤...... 基于CPLD的VXI总线接口的研制
PCI总线主控I/O加速器PCI9054
10Base-T解决方案:网络接口适配器
PC-ISDN的接口设计
5V双RS232驱动器/接收器
具有±15kVESD保护的并行端口终端网络器件
PCI总线及其接口芯片的应用
USB端口的EMC解决方案
基于EZ-USB的数据采集与控制* |
|
|
|