“互连”是集成电路中连接晶体管和其他元件的连线系统。互连问题可能导致芯片技术开发的延迟。在IITC上发表的论文将致力于解决这些问题。    

　　今年佐治亚理工学院、IBM和Nananexus的研究人员将会介绍如何在3DIC中集成微流体热沉技术。芯片叠层的最要挑战是如何带走运转过程中产生的热。例如,将两颗高性能微处理器芯片叠在一起,其功率密度可能高达200W/cm2,这已经超出了目前风扇式制冷技术的处理能力。    

　　他们的方案中每个芯片背面都制作了热沉。通过流体穿透硅通孔（TSV）和导管来输运制冷剂。在微通道中去离子水的流速为65ml/min。可以通过一步刻蚀工艺完成微通道和TSV的制作,相对于之前的工作来说这是一个关键的改进。之后,在制作其他结构时,采用牺牲高分子层填充和保护这些沟道。高温下高分子会分解,得到TSV/通道结构。占用的芯片面积也最小。    

　　另一篇文章报告了在电路上采用碳纳米管做互连线的初步测试结果。    

　　随着铜连线缩减到更窄的尺寸,其电阻率会升高,将影响整个芯片的性能。碳纳米管的理论电阻率比铜低,但直到现在,还不能用在真正的CMOS集成电路中采用纳米管作互连。    

　　在IITC上,来自斯坦福大学和东芝的团队将介绍如何制作带有环振阵列的0.24-mCMOS测试芯片。每个环振都有意缺少一根互连线,这一缺失采用一根多壁碳纳米管（MWCNT）来弥补。MWCNT的直径为30-nm,长达14微米。    

　　由于纳米管（品质因数较高）的存在,该小组测得的延迟是亚nm级的,但MWCNT的实际电阻是理论预测值的150倍,这显示MWCNT的统计电阻值与动态行为之间存在着巨大差异。该小组表示其集成策略不仅限于多壁纳米管,其他的单壁纳米管、集束MWCNT,甚至纳米线都可以采用类似的方法集成。    

　　斯坦福大学将在晚些时候举行自己的互连会议。    

　　本届IITC将汇聚超过700名专业人士来共同讨论先进互连技术领域的科学和技术难题。