Cadence设计系统公司近日公开了适用于高级模拟、混合信号、射频和定制数字设计的全新Virtuoso定制设计平台。该平台为设计团队提供了集成技术,满足各种工艺节点和设计式样的需求,包括传统的模拟、SiP、混合信号、射频SoC和从180到45纳米的数字元件特性验证。

       个人消费电子和无线产品的发展大幅提高了器件中定制、模拟、混合信号和射频内容,当专家资源供应有限时,存在极大的设计复杂性。Virtuoso平台采用了集成的设计环境、有约束管理的能力以及验证、底层规划和布线的新技术。采用Virtuoso平台,客户可以通过加速的总IC设计流程提高生产力,提高设计精确度将重新投片率最小化;并提供差异化、高质量的定制芯片,满足规划好的上市时间安排。

       Virtuoso平台已经由多家半导体和无工厂设计公司进行过beta测试,包括Avago Technologies、Infineon Technologies、National Semiconductor Corporation、PMC-Sierra、QUALCOMM和Renesas Technology。

       Virtuoso平台通过采用新的解决方案,以及提高IC开发中的易用性,大幅缩短了上市时间,提高了设计效率和设计师的生产力。独特的集成设计环境采用了普通的控制台,让设计师可以采用类型广泛的设计方案,满足了模拟、混合信号和射频设计越来越高的要求。

       “我们的客户要求有更高的设计效率,以满足当今复杂模拟、混合信号和射频设计的更高难度。”Jazz Semiconductor技术与工程部副总裁Marco Racanelli说,“我们已与Cadence合作为我们最新的0.13微米工艺提供了一套基于新的Virtuoso平台的工艺设计套件(PDK),加上我们的芯片精确模型,将为我们的普通客户提供发挥全部设计潜力,和加快上市时间所需的全新能力。”

       Virtuoso平台引进了一套自动化约束驱动法用于定制设计,帮助设计团队在整个设计流程中维持设计意图。从规格到布图再到验证,该平台将复杂设计约束的沟通与应用自动化。此外,Virtuoso平台是建立于OpenAccess基础之上的。由于使用的是通用数据库,让设计团队可以使用更为精密的多公司设计链,将Virtuoso平台与Cadence Encounter数字IC设计和Incisive功能验证平台结合,进行高度复杂的混合信号设计,不管模拟与数字电路的比例是多少,Cadence Allegro系统互连设计平台将会满足新兴的65纳米SiP设计的需求。这帮助提高了多种解决方案之间的互用性,将设计方案与流程综合,降低了设计支持成本。

       为了满足客户对于设计软件的不同需求,Virtuoso平台将会采用多级配置的方式提供,Virtuoso L、XL和GXL提供了为特定设计复杂度贴身设计的多种技术级别。