1 引言
　　 
       循环冗余校验码,简称CRC码,是常用的检测错误码,它在数据通信中得到了非常广泛的应用。不同CRC码的生成多项式各不相同,CRC码的比特数也不同,且在有的通信协议中要求将余数寄存器先初始化为全0,另外的则须初始化为全1。因此,在程序设计时必须充分利用CRC码的共性及所用DSP的指令特点。 

       2 用TMS320C5000实现不同CRC计算的设计思想

       CRC码的计算及校验都用到模2的多项式除法,而多项式除法可以采用带反馈的移位寄存器来实现,因此,用DSP来实现CRC计算的关键是通过DSP来模拟一个移位寄存器（也就是模拟手写多项式除法）。考虑到TMS320C5000系列DSP的累加器A和B均为40位,因此,可以用一个40位累加器A作为移位寄存器,若CRC码不够40位（设为k位）,则仅用到A的最高k位,无用位用0填充。在编码中涉及到码的移位和异或操作,这可以通过C5000的SAFA（算术移位）和XOR（异或）两条指令来实现。C5000还提供了特殊指令bitt和xc,前者利用寄存器T,取出一个16位数据中的第（15－T）位,并送入TC（TC是特殊寄存器中的一位）;后者是条件执行语句,它先判断所列条件是否满足,再决定是否执行其后的2条单周期指令或1条双周期指令。

       步骤如下：

       (1)先将CRC移位寄存器（即余数寄存器）A的每一位有效位均初始化为全0或全1(与协议有关),而无用位清0;

       (2)将CRC移位寄存器中的值左移一位,判断移出的第一位与输入序列的最高位异或之后是否为1;

       (3)若是1,则将A与生成多项式进行异或再跳到步骤2处理下一位,否则,直接跳到步骤2继续处理下一位。在手写多项式除法的过程中我们可以发现,生成多项式即除式一共为k＋1位,而余数寄存器A里仅有k位有效位,这可视为余数寄存器的k＋1位永远为0,因此在实际异或运算时,生成多项式的最高位即k＋1位不必参与运算。流程图如图1所示。

       重复(2)、(3)两步,直到输入信息位全部处理完为止,则A的最高k位为进行多项式除后所得的余数,若余数寄存器先初始化为全0,则此时A的最高k位就是CRC校验码,若余数寄存器先初始化为全1,则须将A取反后最高k位才是CRC码。

       3 程序设计思路及设计实例
　　 
       为了实现上述设计思想,可在程序中用指针AR2指向输入信息（一个字表示16比特）,用AR3指向输入信息字的某一位,用AR4表示够一个字的个数（单位为字）,AR5表示不够一个字的比特数,即,若参加计算的信息比特数为161,则AR4＝10,AR5＝1。

       为了依次取出一个字中的bit15、bit14、．．．bit0等16位信息位,在程序中用到了一个全局变量bitpos,共占16个字,并将这16个地址的内容依次赋值为0,1,2,．．．．．．15,而在程序中这些值不能被改变。为了实现循环长度为16的循环寻址,bitpos的地址必须为32字的整数倍,在汇编语言中用下面的语句实现：

;若B＝1,则将余数寄存器与生成多项式相异或（即模2减）

       CRC码的校验过程与C

       4 结束语

       通过反复测试,证明了上述40位以内的CRC码计算及校验的设计思想正确,能正确实现CRC－3、CRC－12、CRC－16、CRC－24、CRC－32等任意40位以内的CRC计算及校验。所附程序具有应用简单、指令精简、运算速度快等优点。该设计思路也可以很方便地在其它DSP或单片机及PC机中实现。