摘要　对于使用双金属栅结构的CMOS器件而言,是否能够成功的将这项工艺进行集成整合取决于工程师们对硬掩膜技术以及化学湿法刻蚀试剂的正确选择。本文比较了采用不同清洗工艺的多种成膜技术,以及基于上述技术得到的有效栅氧厚度（EOT）和其它相关电学参数的表现。

　　界面层的处理工艺

　　基于不同尺寸的晶体管,我们评估了各种的界面清洗处理技术对器件性能的影响。（如右表）
依靠氟化氢/氯化氢气体并控制其流量和反应时间,从而使刻蚀后ISSG氧化层的厚度满足工艺需求,紧接着采用去离子水清洗硅片表面,最后硅片被转移到干燥设备中,使用去离子水+低压异丙醇（IPA）/热氮气进行表面干燥处理。

　　作为研究的一部分,一些硅片在氨气(NH3 )环境中进行了高介电常数绝缘材料淀积前的退火预处理工艺(PreDA),实验结果见图1-3。

　　我们采用了三种不同的高介电常数绝缘材料淀积工艺：
　　1.  采用金属氧化物化学气相淀积技术淀积3.5纳米HfSix Oy薄膜
　　2.  使用四氯化铪（将载气通入固体源获得）和氧化剂水,采用原子层淀积技术经过40-55个成长循环得到2.5-3.0纳米的二氧化铪薄膜
　　3.  使用四甲基乙酯-金属铪胺盐（TEMAHf）和臭氧,采用原子层淀积技术经过38个成长循环得到3.0纳米的二氧化铪薄膜

　　完成高介电常数绝缘材料的淀积,硅片紧接着在氨气环境中进行热退火,依靠化学气相淀积技术,使用氨气和四/二胺基乙酯金属钛盐(TDEAT)进行反应生成10纳米的氮化钛薄膜。然后采用集成快速热处理的化学气相淀积技术,用硅烷反应生成180纳米非搀杂多晶硅。多晶硅可以依靠离子注入工艺满足不同搀杂浓度的需求。文中提到的各种栅电极结构都经过一次源/漏(S/D)退火热处理工艺,并且使用北卡罗来纳州立大学的CVC模型计算有效栅氧厚度和载流子迁移率表现。

　　MOCVD HfSixOy

　　总体而言,用臭氧、SC1和ISSG对交界面进行清洗预处理操作,随后依靠金属氧化物化学气相淀积技术成膜,得到的栅电极结构其漏电流密度随有效栅氧厚度的降低呈指数性的增加。数据显示有效栅氧厚度与初始交界面的氧化层厚度直接相关：氧化层厚度越薄有效栅氧厚度也越薄。在氨气(NH₃ )环境中进行高介电常数绝缘材料淀积前的退火预处理工艺(PreDA)对漏电流几乎没有影响,但有效栅氧厚度却能够比不进行预处理操作的硅片薄0.6-1.4A。图1是在高电场(1.0 × 106 伏/厘米)情况下,电子有效迁移率和有效栅氧厚度之间的关系。为了确保计算的准确性,工程师对每枚硅片的五个不同位置进行了测量,并依靠北卡罗来纳州立大学的迁移率模型得到最终结果。随着有效栅氧厚度减薄,高电场情况下的载流子迁移率也下降。实验表明使用SC1表面预处理（有/无氨环境PreDA工艺操作）以及使用臭氧表面预处理（有PreDA工艺操作）的栅电极结构,其有效栅氧厚度较高而载流子迁移率较低。这意味着SC1的化学表面预处理工艺比其它几种表面预处理技术差,而且通过对比发现,氨气退火操作也直接影响臭氧表面预处理工艺的表现,从而导致载流子迁移率的降低。

　　原子层淀积技术生长二氧化铪

　　采用水作为氧化剂依靠原子层淀积技术生长的高介电常数绝缘材料二氧化铪(HfO₂)有着类似的电学表现。实验表明：漏电流随着有效栅氧厚度的增加而降低,且有效栅氧厚度与初始交界面的氧化层厚度直接相关。载流子迁移率也随着有效栅氧厚度的增加而增大（见图2）。其中通过刻蚀减薄ISSG氧化界面层得到的栅电极结构,其载流子迁移率最高。这意味着经过刻蚀的ISSG氧化界面层具有更高的质量。

　　经测试发现,使用臭氧生长的二氧化铪其载流子迁移率较低,而经过氨气气氛淀积预处理工艺不会导致其有效栅氧厚度的减少。其中的主要原因是在高介电常数绝缘材料淀积前,使用臭氧作为反应物引起材料表面的自然氧化效应。分片试验也表明在氨气气氛中的淀积预处理工艺不能减少漏电流,这也暗示了栅氧结构的界面层发生了变化。与其它的试验结果相类似,高电场情况下的载流子迁移率随着有效栅氧厚度的降低而减小（见图3）,而且经过氨气淀积预处理工艺后,这一现象更加的明显。随着有效栅氧厚度和ISSG界面层厚度的增加,载流子迁移率也逐渐增大,最终保持与完全使用ISSG氧化层栅电极结构的载流子迁移率基本相同。低温淀积时,在硅衬底表面依靠化学或热学方法生长的初始二氧化硅氧化层会影响高介电常数绝缘材料淀积过程中的界面层生长,产生这一现象的原因是由于氧在高介电常数绝缘材料中的扩散速率比在二氧化硅氧化层中快,这也意味着在高介电常数绝缘材料淀积和随后工艺操作中,使用较薄的二氧化硅氧化层容易受到影响进而发生变化。

　　金属刻蚀工艺

　　刻蚀作为实现金属栅电极制造工艺中的关键一环,必须在金属材料和高介电常数绝缘材料之间具有高的刻蚀选择比（见图4）。使用干法刻蚀技术移除指定区域的硬掩膜后,为避免高介电常数绝缘材料的损伤,刻蚀暴露的金属栅电极必须采用湿法工艺,而完成金属栅电极刻蚀后,剩余的硬掩膜也必须被去除而不损伤下面的金属栅电极和已经暴露的高介电常数绝缘材料。为避免器件性能的降低应当尽可能的减少高介电常数绝缘材料的损伤。

　　为满足湿法刻蚀高选择比的需求,我们实验了各种配方的化学混合试剂并针对不同的组份添加比例进行了研究。这些化学混合试剂包括SC1（去离子水：双氧水：氨水）、SC2 （去离子水：双氧水：盐酸）、双氧水、盐酸、硫酸双氧水混合液体、氨水以及氢氟酸等液体,而且还尝试在不同时间和温度条件下改变其组份,进一步观测湿法刻蚀的表现。备选的金属栅电极材料包括氮化钛、钽、氮化钽和氮硅钽化合物等材料;掩模材料包括：正硅酸四乙酯（TEOS）材料和非晶硅等材料;高介电常数绝缘材料包括：原子层淀积技术生长的二氧化铪、金属氧化物化学气相淀积技术生长的HfSix Oy薄膜等材料。

　　通过实验我们发现：SC1可以刻蚀氮化钛、氮化钽和氮硅钽化合物;氢氟酸可以刻蚀钽、氮硅钽化合物以及正硅酸四乙酯（TEOS）硬掩膜材料（见图5）。由于SC1对硬掩膜和高介电常数绝缘材料具有较高的刻蚀选择比,因此它被用作湿法刻蚀的化学试剂。氢氟酸被用于移除正硅酸四乙酯（TEOS）硬掩膜材料。可是仍然存在着一些问题,尽管氢氟酸不影响暴露在表面的二氧化铪高介电常数绝缘材料,但是它却强烈的腐蚀HfSix Oy薄膜材料,这就要求进行另一次技术革新-采用非晶硅作为金属硬掩膜。这种材料可以抵御化学试剂SC1的影响,并可以依靠氨水容易的将其移除而不损伤金属栅电极材料和高介电常数绝缘材料。经过各个方面的反复优化、不断改进,技术上已经能够成功的移除金属栅材料和硬掩膜而不损伤其余暴露的材料。

　　使用与CMOS兼容的半导体制造工艺,我们成功的制造了氮硅钽化合物和氮化钽的金属栅电极。湿法刻蚀前后金属的电容-电压表现和电流-电压表现相当优异;但nMOS和pMOS的表现存在着一些差异,其主要原因是两者的有效栅氧厚度相差了1.7A。因此,这需要进一步的优化和改进。

　　总结

　　将nMOS和pMOS双金属栅电极、高介电常数绝缘材料引入半导体工艺是一项十分复杂的系统性工程。在高介电常数绝缘材料淀积前,可以采用各种技术获得高品质的界面层。由于载流子迁移率会随着有效栅氧厚度的减薄而降低,基于当前的技术,减薄有效栅氧厚度将难以获得与二氧化硅绝缘材料相同的载流子迁移率。

　　在高介电常数绝缘材料淀积前需要对衬底表面进行预处理操作,使用氢氟酸或氢氟酸+氨气环境退火热处理将获得不同的有效栅氧厚度和器件电学表现。其主要原因是表面预处理工艺将影响高介电常数绝缘材料淀积过程中的二氧化硅界面层的生长。而且依靠化学清洗技术或热氧化技术生成的二氧化硅界面层的性质也不尽相同。

　　经过氢氟酸表面处理的硅片放入氨气环境中进行退火热处理将在界面层中引入氮元素,它会减薄有效栅氧厚度并同时降低载流子的迁移率;而使用臭氧作为氧化反应物生长的二氧化硅或刻蚀减薄ISSG氧化层得到的界面层可以轻微提高载流子迁移率,但这会降低有效栅氧厚度的表现。将两种不同的界面层生长技术进行比较,减薄ISSG氧化层得到的界面层的电学表现在各个方面都处于领先地位,这主要是由于热生长的ISSG氧化层具有较高的质量。

　　器件的性能也与高介电常数绝缘材料的淀积技术息息相关;原子层淀积技术在多种技术中优势明显。尽管有无数的科学家正试图寻找和评估新的反应气体以及表面化学处理工艺,但是目前提高界面层氧化物的质量仍然是最为有效的途径。对于高介电常数绝缘材料和金属栅电极的集成整合而言,关键在于恰当的选择合适的硬掩膜材料和湿法刻蚀试剂。使用非晶硅作为硬掩膜材料并采用SC1化学混合试剂实现高选择比的刻蚀工艺,是很有希望的一种解决方案。