如何考量FPGA产品的技术、成本与市场？

导航:老古开发网首页→文章索引→索引第2420页 →文章分类→CPLD/FPGA→第15页→[如何考量FPGA产品的技术、成本与市场？]

| -文章搜索 - 最新文章 - |

第32299篇:如何考量FPGA产品的技术、成本与市场？

发布时间:2006年10月30日点击次数:3290

来源: 作者:陆楠，EDN China记者

　　FPGA供应商的竞争触角越来越长,在高投入和高技术壁垒的后面是高增长的销售,可谓玩家寥寥,却生机勃勃。Altera将今年的年度增长目标订在20%,公司的全球销售副总裁Jordan Plofsky将增长动力归结为“创新”。

　　EDN China：FPGA依赖提升生产工艺降低成本,但同时芯片的功耗会增加,Altera如何解决这一问题？

　　Jordan Plofsky：的确,随着FPGA制程工艺向90nm、65nm甚至40nm的方向提升,漏电带来的功耗上升的问题越来越成为挑战。Altera在2005年就推出了Quartus Ⅱ软件4.2版本,利用先进的可编程逻辑功率分析和优化套件PowerPlay技术来降低功耗。通过软件执行功耗管理,在每个时钟周期内将被访问的RAM模块数量降到最少,或者重新安排设计以避免出现高触发逻辑。在完成功耗管理综合后,Quartus II软件开始进行功耗管理布局布线,通过信号布线来降低电容,或者建立节电的DSP模块配置,最后,汇编器将FPGA中不使用的区域设置为关断状态,从而最终达到降低功耗的目的。

　　除了利用软件改进功耗,Altera也通过硬件工艺和结构方面的改进来有效降低功耗,如增加Vt（阈值电压）、增加晶体管长度、采用4输入LUT至7输入可变ALM,以及采用低K绝缘工艺。

　　EDN China：FPGA器件向平台化（SoPC）演进,Altera产品在这方面的特点？

　　Jordan Plofsky：Altera一直重视FPGA在SoPC方向上的演进,2005年推出的Stratix II系列中便采用了自适应逻辑模块（ALM）。ALM包括两个自适应查找表（ALUT）。一个ALM有多达8输入的组合逻辑模块,能够实现任何多达6输入的功能和某些7输入功能。每个ALM除了2个ALUT之外,还包括两个可编程寄存器,两个专用加法器,一个加法树形链和一个寄存器链,更有效地利用了器件的逻辑容量。同时,我们的Quartus II软件中包含SoPC Builder工具,可选的DSP Builder软件,以及Altera和其合作伙伴提供的独立的IP核,用户甚至不用编写硬件描述语言（HDL）就可以集成和创建一个完整的系统,并且可以根据需要独立修改某一部分而不影响其它部分从而缩短编程时间。Altera花费了很大的成本实行多团队设计,帮助客户定义并最快速的推出产品。

　　EDN China：Altera CEO John Daane曾预测今年第三季度Altera的业绩要比第二季度增长2%～3%,这部分增长依赖于哪些产品和市场？

　　Jordan Plofsky：有市场调研公司预测我们的业绩年增长率会在15％~20%左右,我们自己的年度增长目标也定在了20%。今年仅90nm制程的产品,第二季度较第一季度的新产品就增长了50%,从第二季度统计来看,这部分产品占据我们整个销售额的5%,几乎涵盖所有目标市场。

　　EDN China：消费应用市场对成本非常敏感,Altera在低成本FPGA上的产品规划？

　　Jordan Plofsky：2000年在产业泡沫破灭前,市场对产品快速推出的要求大于对成本的要求,FPGA作为功能验证的手段,没有受到批量生产时成本的挑战。2000年之后,这种情况发生改变,客户对FPGA在“产品到市场”和成本上的要求同步提高,传统的FPGA已经不能满足要求。Altera针对这一趋势推出了低成本Cyclone FPGA系列,Cyclone系列FPGA在同ASIC和ASSP相竞争的价格点上提供了可编程逻辑优势。这些低成本的器件是在广泛听取数百位客户意见之后的全新设计,提供了大批量所需的专门特性,如嵌入存储器、外部存储器接口和时钟管理电路。Cyclone串行FPGA是大批量价格敏感应用的最佳方案,这些应用过去通常采用固定的方案如门阵列和标准单元。Cyclone容量是以往低成本FPGA系列的4倍,每千个LE的批量价格低于1.50美元,它成为编程逻辑新的定价标准。

　　对于一些复杂设计,需要高端FPGA来实现。为了降低成本,Altera推出了结构化ASIC HardCopy。目前,HardCopy和Cyclone系列都进入了消费应用市场,这也直接促进了Altera在消费市场的销售增长。

　　EDN China：FPGA一直是在争取ASIC包括MCU的市场,但市场包括你们的代理商也认为,MCU也越来越具备速度和通用性上的优势,你怎样看这个问题？你认为ASIC存在哪些缺点？

　　Jordan Plofsky：MCU在带宽上的瓶颈越来越高,由于是串行结构,如果要实现很高性能的设计,需要采用多个MCU来完成,这对成本也构成压力,而这一点对于并行结构的FPGA来讲不是问题。FPGA的可配置软核IP和自动化建模的能力也更方便于高性能的复杂设计。如果要提高单个MCU的性能,则需要借助生产工艺的提高,而90nm这样的生产成本也是非常高的,没有全球通用的市场支持难以实现。FPGA则具备这些条件,并且,FPGA完全可以通过软件方式集成MCU的功能。还有一点,FPGA产品生命周期远比MCU长,MCU产品线的持续性不强,有停产的情况,而FPGA没有这种情况。

　　随着工艺制程的提高,ASIC的研发成本越来越大,除非有一个海量的市场支撑,否则很难维持这种支出。即使是播放设备或者手机这样巨大的市场,也不是某一种ASIC能够满足所有应用,而分散的功能要求实际上是分散了应用总量,这对ASIC来讲是一个问题,除非有一个长期稳定的且总量很大的市场支持,但这显然又不符合消费市场产品周期短的现状。因此,以FPGA验证功能,然后再以结构化ASIC来进行批量生产,不失为一个成本理想的开发模式。并且,只要工程师熟悉FPGA的开发,利用现有的FPGA的开发软件就可以直接进行大部分特定功能的开发,完成结构化ASIC的设计,这对缩短产品开发周期也非常有益。

欢迎进入老古论坛进行讨论
[CPLD/FPGA] 相关文章:

非晶硅反熔丝FPGA提升系统可靠性

简介:
　　现场可编程门阵列（FPGA）技术因其提供的设计灵活性，已为系统设计人员广泛采用。非晶硅反熔丝FPGA技术尤其有用，它可以提供一种高电路密度与低功耗，以及非易失性编程和高可靠性的组合。为了充分发挥其可靠性，FPGA厂商需要考虑反熔丝的崩溃（wear-out）机制，并通过一种设计、测试、软件工具和编程控制的组合来避免崩溃。　　非晶硅反熔丝的最基本要......

基于FPGA设计航空电子系统

确定WiMAX系统中基于FPGA加速器的软硬件分工

DSP完成的实时信号模拟器

国产主流集成电路核心设备首次实现批量销售

下一个:[CPLD/FPGA]增量设计流程针对需要变更部分进行优化

简介:
　　将综合工具的功能和集成设计环境 (IDE) 结合在一起，提供高效的增量设计方法，管理工程设计变更通知 (ECO) 需求，使设计人员能对原设计作模块级变更，即只更改那些需要变更的部分。这种设计流程大大减少了变更对那些原已成熟的设计部分的影响，因此能够节省时间和资源。　　FPGA设计人员总是希望设计“一次便成功”，但由于复杂的大型系统中涉及各种复杂功能、性能要求，......

上一个:[通信网络]“三重演示”面临的障碍：是技术还是能力？