老古开发网首页
导航:老古开发网首页文章索引文章分类EDA/IC设计→[Magma与Tensilica推出基于钻石系列标准处理器内核SoC设计流程]
| -文章搜索 - 最新文章 - |

Magma与Tensilica推出基于钻石系列标准处理器内核SoC设计流程

发布时间:2006年5月29日 点击次数:348
来源:EDN电子设计技术   作者:
 

  Magma设计自动化公司和Tensilica公司日前联合宣布了一个基于Blast Create™和Blast Fusion®集成电路应用系统(implementation system)的从RTL到GDSII的设计流程,该流程支持Tensilica最新的钻石系列标准处理器内核。该合作令双方的客户仅需8周时间就可以用钻石系列的内核设计出高性能产品。钻石系列标准处理器内核包括了6款从最低32位控制器到业界最高性能的DSP的处理器内核。    

  Magma公司的代工厂和IP核合作关系副总裁Michael Ma表示,“Tensilica公司最新的钻石系列标准处理器内核凭借其可靠的体系结构、低功耗和高性能的特点满足了市场对处理器内核的全方位需求,因此我们很高兴可以支持那些采用这些内核进行SOC设计的Magma的客户。这个设计流程令我们双方的客户在进行基于钻石系列标准处理器内核的设计时,从RTL设计到布局布线只需一个单一的流程,不用离开Magma的系统,从而减少了循环次数,节约了昂贵的劳力和时间。”    

  Magma公司的钻石系列标准处理器内核的方法学基于它的Blast Create从RTL到已布局的门单元和Blast Fusion物理设计的解决方案,包括了流程文档、布局布线信息、工具脚本和项目管理文件等。另外,Tensilica公司的钻石系列内核还通过了Magma公司IP核验证过程,已被加入到正逐渐增加的“Magma-Ready”的IP核提供商列表中。


欢迎进入老古论坛进行讨论
[EDA/IC设计] 相关文章:
Tensilica-Cadence提供从RTL到GDSII的设计途径 简化内核SoC设计
简介:
  Tensilica公司日前宣布与Cadence设计系统公司合作,为双方的客户提供了一条从RTL到首次流片可预测的设计途径。Tensilica-Cadence Encounter® 从RTL到GDSII的设计方法学简化了基于Tensilica最新钻石系列标准处理器内核的SOC设计的开发。钻石系列标准处理器内核包括了6款从最低32位控制器到业界最高性能的DSP的处理器内核。Tensilica公司还宣布了,它现在是Cadence公司OpenChoice IP计划的会员。OpenChoice IP计划提高了不同技术间的互操作性,促进了IP核之间的协同工作,使Cadence的客户可以获得领......

ProDesign提供面向ASIC原型系统的PCI Express
基于EDA的交通灯控制系统
电子系统设计自动化方法和设计环境的研究
安标委“TCG”标准制定进展顺利,联想、兆日雀屏中选成为主要芯片提供商
Sequence与Arithmatica联手展开SoC设计合作项目
设计水平晋级90纳米,IP问题日益凸显
Zenasis新的ZenTime工具可解决单元芯片设计问题
PIC单片机软件模拟器PICSIM及其使用
英特尔槟城中心研发45纳米处理器和芯片组
 
下一个:[网络文摘]用dsPIC30F的QEI模块测量交流电机速度和位置
简介:
本文介绍用dsPIC30F数字控制器的正交编码器接口(QEI)模块,对电机的速度和位置进行控制的方法。提供了典型电机控制中转子的速度和位置测量的代码实例。 正交编码器接口(QEI)模块 图1 正交编码器接口信号 图2 正交编码器接口功能方框图 dsPIC30F的正交编码器接口(QEI)模块提供了一个与增量光编码器的接口,允许从电机或机械系统中,获得速度和相对转子位置信息。QEI模块提供16位时基,接受从增量编码器连接的A、B和标志信号。电机速度和位置信息能用×2或×4分辨率进行测量。 QEI模块有两个速度通道:A相(QEA)和B相(Q......
 

上一个:[新闻热点]TD-SCDMA产业链充实完善有四个方向

老古开发网版权所有 2006年9月 asp.Net V2.0 设计:老古
页面缓存:10分钟 执行时间:16毫秒