老古开发网首页
导航:老古开发网首页文章索引索引第2490页文章分类EDA/IC设计第24页→[移位寄存器的电路描述]
| -文章搜索 - 最新文章 - |

第2819篇:移位寄存器的电路描述

发布时间:2006年8月6日 点击次数:885
来源:   作者:
 
//移位寄存器:

 

module shft_reg (CLR , SET , DIR , CE , LOAD , DATA , SI , data_out , CLK );

input CLR , SET , CE , LOAD , DIR , SI , CLK ;

input [3:0] DATA ;

output [3:0] data_out ;

 

 

 

reg [3:0] TEMP;

 

       always @(posedge CLK )

       begin

              if (CE == 1''b1)

                     if (CLR == 1''b1)

                            TEMP = {4{1''b0}};

                     else if (SET == 1''b1)

                            TEMP = {4{1''b1}};

                     else if (LOAD == 1''b1)

                            TEMP = DATA ;

                     else if (DIR == 1''b1)

                            TEMP = {SI , TEMP [3:1]};

                     else

                            TEMP = {TEMP [2:0], SI };

       end

 

       assign data_out = TEMP;

endmodule


欢迎进入老古论坛进行讨论
[EDA/IC设计] 相关文章:
四选一多路开关电路描述
简介:
//四选一多路开关MUX4—1 module MUX4—1 (EN ,IN0 ,IN1 ,IN2 ,IN3 ,SEL ,OUT ); input EN ; ......

计数器的电路的描述
HEX译码电路描述
Verilog HDL简介
FPGA/CPLD数字电路设计经验分享
 
下一个:[EDA/IC设计]8位数据锁存器的电路描述
简介:
// 简单的锁存器 8 位数据锁存器: module ffd (CLR , SET , CE , LOAD , DATA_IN , DATA_OUT , CLK ); input CLR , SET , CE , LOAD , CLK ; input [7:0] DATA_IN ; output [7:0] DATA_OUT ; ......

上一个:[另类其他]晶体振荡器的分类

老古开发网版权所有 2006年9月 asp.Net V2.0 设计:老古
页面缓存:30分钟 执行时间:47毫秒