 |
 |
 导航:老古开发网首页→文章索引→文章分类→EDA/IC设计→[四选一多路开关电路描述]
|
| | -文章搜索 - 最新文章 - | |
四选一多路开关电路描述 |
| 发布时间:2006年8月6日 点击次数:1191 |
| 来源: 作者: |
//四选一多路开关MUX4—1module MUX4—1 (EN ,IN0 ,IN1 ,IN2 ,IN3 ,SEL ,OUT ); input EN ; //使能端 input [7:0] IN0 ,IN1 ,IN2 ,IN3 ; //四输入 input [1:0] SEL ; //开关量 output [7:0] OUT ; //一输出 reg [7:0] OUT ;always @(SEL or EN or IN0 or IN1 or IN2 or IN3 ) begin if (EN == 0) OUT = {8{1''b0}}; else case (SEL ) 0 : OUT = IN0 ; 1 : OUT = IN1 ; 2 : OUT = IN2 ; 3 : OUT = IN3 ; default : OUT = {8{1''b0}}; endcase end endmodule
|
|
|
|
 欢迎进入老古论坛进行讨论
[EDA/IC设计] 相关文章:  计数器的电路的描述简介:
计数器的电路如下︰ module Div20x (rst, clk, cet, cep, count,tc); //TITLE ''Divide-by-20 Counter with enables'' //enable CEP is a clock enable only //enable CET is a clock enable and enables the TC output // 使用 Verilog 语言描述的一个计数器 parameter size = 5; paramet...... HEX译码电路描述
Verilog HDL简介
FPGA/CPLD数字电路设计经验分享
eCos.译名叫做嵌入式可配置实时操作系统
飞思卡尔联手风河打造车载设备解决方案
将16进制转化为std_logic
带莫尔/米勒输出的状态机
共创时间同步协议解决方案,飞思卡尔与IXXAT携手同进
嵌入式逻辑分析仪在FPGA设计中的应用 |
|
|
|
下一个:
上一个: