摘要：无线扩频技术是现代通信最具潜力,最有前途的核心技术。本文阐述了利用此技术实现扩频E1无线中继器的基本原理和设计方案。

    关键词：无线扩频,直接序列扩频,无线中继

    上世纪50年代提出的扩频通信技术提高了无线通信的抗干扰性和保密性,已经成为物理层的主要通信手段。无线中继对于城市以外的地区,尤其是地形复杂,地广人稀的地方是一种方便经济的中继方式。为此,我们将扩频技术应用于无线中继,研制出一种基于HARRIS公司PRISM系列扩频芯片的直接序列扩频E1无线中继器,该设备符合无线局域网IEEE802.11标准,是对传统中继器的一种合理改进。

    扩频E1无线中继器的总体方案

    扩频E1无线中继器的总体框图如图1所示。

    扩频E1无线中继器为全双工方式。作为主端其功能框图见图1(a),来自程控交换机或路由器等有线设备的E1数据流是线路传输码（HDB3码）,经过码型转换,HDB3码解码为NRZ码。对该信号进行基带扩频,然后经过中频调制和上变频,馈至天线发送出去。从端是主端的逆过程,其功能框图见图1（b）。系统中基带部分、中频部分和射频部分均在控制器的控制下协调工作。

    码型转换模块

    我们选用CRYSTAL公司生产的E1线路接口芯片CS61575构成码型转换模块,它可实现对E1数据流发送和接收的全部线路接口功能。该芯片单电源5V供电,对数据流的帧格式透明。内部可选择产生适合于多种传送距离的传输脉冲波形。接收器中有一个128bit的缓冲器,用于去除输入数据的抖动。CS61575具有以下性能特点：

    * 为E1应用提供线路接口;

    * 提供线驱动、去抖动和时钟恢复功能;

    * 与AT&T 62411去抖动、同步要求完全兼容;

    * 低功耗典型值为175mW;

    * 内含HDB3码编解码器;

    * 发送器返回损耗为14dB。

    基带扩频模块

    本中继器需对E1信号进行透明的传送,因此要求基带扩频芯片必须满足以下两个条件：（1）吞吐量必须能够处理E1信号。（2）面向E1信号呈连续方式传送。美国HARRIS（现更名为INTERSIL公司）推出的一套适用于2.4GHz载频上的CDMA直接序列扩频芯片组,非常适合于建立点对点,点对多点的无线通信系统。其核心为基带处理芯片HSP3824,它可处理的最高数据率为4MBPS,满足我们的吞吐量要求。

    1 HSP3824简介

    HSP3824具有半双工或全双工基带收发的全部必需功能,可以工作于DBPSK或DQPSK调制解调方式;片内有3 bit A/D转换器用于输入模拟I、Q信号的量化,还有6 bit A/D转换器用于信道空闲状态检测,以免冲突;可编程产生11、13、15或16bit的扩频码;有最高达12dB的扩频增益;有4种发送帧格式可选,帧头内部自动产生或外部产生;单电源工作;有通用CPU接口用于芯片初始化及监控等;该芯片具有较高的集成度、灵活性和通讯频率,因此非常适用于设计无线Modem, 多媒体终端用的无线收发信机,用于音频、视频的点对点或点对多点的传输、无线局域网交换设备、CATV传输等。

    2 HSP3824在系统中的应用

    HSP3824可处理的最高数据率为4MBPS,而本设备所要处理的信号速率为2.048MBPS,因此我们需将该芯片降速使用,使其满足吞吐量要求。另外,HSP3824主要满足IEEE802.11协议要求,进行包方式传送。为了实现E1信号的连续方式传送,可以利用FIFO进行缓存,完成连续方式与包方式之间的转换。其原理如图2所示。

    在图中A,B两点间的数据呈连续状态,而在其它各处按包方式传送,由于每一数据包中具有包头,故每包的数据速率应大于2.048MBPS。在这里如何设置FIFO的深度,每包的包长以及使控制信号互相匹配是关键问题。另外,为了保证E1数据的频率,相位具有继承性,必须要求各部分的时钟信号具有继承性。为此,我们考虑的方案如下：

    在发端HSP3824的主时钟MCLK是由输入的E1信号时钟TCLK20倍频得来,即：MCLK=202.048=40.96MB/s,MCLK低于额定时钟频率44.00MB/s,故为降速使用。HSP3824的传输波特率为：

    其中：N为主时钟分频系数,G为扩频增益。

    我们取N=2,G=16,则 。若采用QPSK调制方式,则发送时钟为：

       3所示。

   包头（包括前导域与帧头）总长为192bit,故包长L应满足：

    由此得：L=960bit ,每包的用户数据长为960-192=768bit,FIFO至少应能缓存一个包内的用户数据,故我们取其深度为1K。控制器的控制信号和HSP3824的发送准备好信号TXRDY共同控制FIFO,使之不抽空也不溢出。

    收端HSP3824自动捕捉和锁定接收信号,主时钟MCLK标称值与发端相同,接收数据时钟RXCLK仍设定为MCLK的1/16,FIFO的读出时钟RCLK由MCLK20分频获得,控制器的控制信号和HSP3824的接收准备好信号RXRDY共同控制FIFO,使之不抽空也不溢出。这样通过逐级继承,保证了时钟关系不发生失真。

    中频、射频模块

    从系统性能考虑,我们选用HARRIS公司的芯片组HFA3724,HFA3624,HFA3524,HFA3424,HFA3925实现中频调制/解调和上/下变频功能。如图4所示。

    在主端,可编程基带处理器HSP3824输出扩频后的两路正交信号（IOUT,QOUT）,这两路信号在HFA3724中以280MHz为载频完成DQPSK/DBPSK中频调制,已调中频信号再经HFA3624上变频至2.4GHz,ISM（工业、科学和医疗）频段,最后经HFA3925功率放大由双工器馈至天线发送出去。在从端,通过天线选择器选择合适的接收天线接收信号,接收到的2.4GHz扩频信号经收发转换开关馈至低噪声放大器HFA3424,经下变频器HFA3624变频为280MHz的中频信号送入HFA3724,中频信号再通过HFA3724解调成为基带信号送入HSP3824。