老古开发网首页
导航:老古开发网首页文章索引文章分类EDA/IC设计→[用HDLScore做覆盖率分析VHDL实例]
| -文章搜索 - 最新文章 - |

用HDLScore做覆盖率分析VHDL实例

发布时间:2006年7月28日 点击次数:1193
来源:   作者:
 

工作状态: 建立仿真环境

      我们进行验证时, 除了做功能性仿真外, 还需要做覆盖率分析, 这样可以提高验证的全面性. 通常我们可以采用仿真工具自带的覆盖率分析工具.
      这方面在这里就不再详加叙述, 可以参看相关的资料. 在论坛中也有VCS的覆盖率工具使用说明.
        HDLScore是SUMMIT公司的分析代码覆盖率的工具. 理解和使用该工具对自身能力的提高以及工作的效率有很大帮助.
       
        HDLScore的工作步骤分为3个: instrument, 仿真(simulation)和报告(reporting):
        1. instrument
        该步骤将编译整个设计, 选择覆盖率的类型, 提取FSM和产生在仿真时使用的instrumented 的代码.
      该步骤的目的是为了产生嵌入HDLSCORE系统任务和函数的代码.
        shell下命令为:
          $> hdli -verilog hdli.cf
        其中, -verilog代表是verilog文件.
          hdli.cf 是命令文件, 其中有很多对hdli的设置
        典型为:
          compile -f design/run.f
          set_coverable_operators -all
          set_coverable_statements -all
          select_coverage -instance -block -path -expr -nlevel *...
          extract_fsm -auto
          select_fsm_coverage *
          list_fsms
          gen_instrumented_code
        执行完命令后, 在当前目录下产生hdls_work目录.
        其中有最重要的hdls.vin文件, 该文件是产生用于覆盖率分析的中间文件.
        Log文件: hdli.log

        2. 仿真(simulation) (遇到license问题)
          $> ncverilog design/test_bench1.v hdls_work/hdls.vin
      +loadpli1=hdlspli:hdlscore_bootstrap +hdls+configfile+./scripts/sim.cf
      +access+wrc
          sim.cf 是命令文件, 其中有很多对hdls的设置
        典型为:
          load_design       hdls_work/hdls.dgn
          load_coverage     hdls_work/hdls.cov
          save_coverage -code hdls_work/hdls.sim.cov
          save_coverage -fsm hdls_work/hdls.fsm
      注: license问题: 如果用hdlc那么可以仿真, 但是用命令行确不可以(why?) hdlc中命令为:
        ncverilog design/test_bench1.v ./hdls_work/hdls.vin
      +togl+logfile=vertoggle.log +togl+master=vertoggle.mst
      +togl+workdir=toggle_work +togl+limit=1
      +loadpli1=/_TOOLS_/dist/summit-hdlscore-/5.3.3/i686-pc-linux2.4/Linux/pli/ncv1_21/hdlspli.so:hdlscore_bootstrap
      +hdls+config+./hdls_work/tclconfigfile +ncsimexe+ncsim +access+rwc
      +ncelabexe+ncelab
         
        3. 报告(reporting)
          该步骤分析仿真后的结果, 得出文本的报告. 命令为:
          $> hdlr hdlr.cf
          hdlr.cf 是命令文件, 其中有很多对hdlr的设置
        典型为:
          load_design hdls.dgn
          load_coverage hdls.sim.cov
          load_coverage -fsm hdls.fsm
          list_coverage -module *
          list_coverage -instance *...
          list_coverage -fsm -module *
          list_coverage -fsm -instance *...
          report_detail -module -bpesaq -both *



欢迎进入老古论坛进行讨论
[EDA/IC设计] 相关文章:
格雷码计数器的设计思路VHDL实例
简介:
我们知道格雷码计数的特点就是相邻的码字只有一个比特不同,那么我们在设计格雷码计数时找到这个比特取反就是了。找到这个比特的思路: 先将格雷码换算成二进制码,此二进制码中从LSB到MSB第一个为''0''的比特对应的格雷码位置即为所需位置,如果全''1''则MSB的位置为所需位置。 下面以循环格雷码为例,给出一个VHDL程序。 Library ieee; &nbsp......

介绍状态机的一种书写方式VHDL实例
代码规范-状态机编码选择依据VHDL实例
8*8位的fifo数据缓冲器的vhdl源程序VHDL实例
半整数分频的VHDL程序VHDL实例
[转载]透视 FPGA 的安全性
[转载]FPGA器件在嵌入式系统中的配置方式的探讨
IC封装相关的一些基础材料
验证方法学浅谈 --- 验证工具VHDL实例
验证方法学浅谈 --- 什么是验证VHDL实例
 
下一个:[EDA/IC设计]用VHDL/VerilogHD语言开发PLD/FPGA的完整流程VHDL实例
简介:
1.文本编辑:用任何文本编辑器都可以进行,也可以用专用的HDL编辑环境。 通常VHDL文件保存为.vhd文件,Verilog文件保存为.v文件   2.功能仿真:将文件调入HDL仿真软件进行功能仿真,检查逻辑功能是否正确 (也叫前仿真,对简单的设计可以跳过这一步,只在布线完成以后,进行时序仿真)   3.逻辑综合:将源文件调......
 

上一个:[新闻热点]三星索尼签订合同 生产最新一代液晶面板

老古开发网版权所有 2006年9月 asp.Net V2.0 设计:老古
页面缓存:10分钟 执行时间:16毫秒