老古开发网首页
导航:老古开发网首页文章索引文章分类EDA/IC设计→[确定磁芯B-H回路特性的虚拟仪器]
| -文章搜索 - 最新文章 - |

确定磁芯B-H回路特性的虚拟仪器

发布时间:2006年7月27日 点击次数:1337
来源:   作者:
 

确定磁芯B-H回路特性的虚拟仪器

    在设计含磁芯材料的电感元件时,工程师必须准确测出该材料的特性。磁芯的动态磁滞回路(或B-H曲线)包含了有关磁芯损耗和其它磁参数的有价值信息。不幸的是,商用的磁回路分析仪都很昂贵,不适合小规模研究实验室和制造商使用。本设计实例描述了一个虚拟仪器,它采用一台台式或笔记本计算机,结合一个模拟数据采集卡和National Instruments(www.ni.com)的LabView软件(7.1版以上)。

  在设计含磁芯材料的电感元件时,工程师必须准确测出该材料的特性。磁芯的动态磁滞回路(或B-H曲线)包含了有关磁芯损耗和其它磁参数的有价值信息。不幸的是,商用的磁回路分析仪都很昂贵,不适合小规模研究实验室和制造商使用。本设计实例描述了一个虚拟仪器,它采用一台台式或笔记本计算机,结合一个模拟数据采集卡和National Instruments(www.ni.com)的LabView软件(7.1版以上)。使用时,软件提取B-H回路信息、磁芯损耗以及其它磁性参数,测量费用可以接受。

  图1显示的是一个磁芯器件的测试装备。器件T1包括一个磁芯材料样品和两个匝数相等的绕组。一只精密电流检测电阻器R1用作激励电流的采样,该电流在磁芯中产生磁场。R1上的电压降与激励电流和磁场H成正比。由电阻器R2和电容器C1组成的网络对二次绕组中产生的电压作积分。C1上电压与磁芯中的磁通密度B成正比。实际上,R2的值应比工作频率下电容器C1的阻抗大得多。(根据教科书对电路的说明,建议两者的比率为100:1。)


  元件的公差和特性都会影响测量的精度。R1要使用无感、额定功率合适、1%公差的1Ω电阻;C1要选用低泄漏、低介质吸收、聚酯或聚丙烯薄膜电容,公差要严格。数据的获取和查看使用由National Instruments 的PCI-6024E数据采集卡和LabView构成的专用虚拟仪器。软件使用了NI公司的Express VI(虚拟仪器)技术,极大地简化了用户设计数据的采集与处理工作。该应用程序只使用两个数据采集模拟输入通道:Channel 0采集磁场读数(H),并以每米安匝的单位显示在x-y图的x轴上,而Channel 1则捕捉磁通密度B,以特斯拉(tesla)单位显示在y轴上。

  在低频下,磁芯的磁滞损耗占主要地位,而在较高频率下,涡流损耗则更加明显。用瓦特表型算法可以计算出磁芯损耗,但也可将自己的算术表达式写入VI块图的公式结点作替换。LabView还可以保存数据,并将结果输出成微软Excel数据表格式,或输出到其它程序中作进一步分析。

  你可以用数据采集卡的八个差分模拟输入通道的其它部分判定电感值。此时,要测量器件初级绕组上的电压,并计算它的均方根值。电压与通过R1测得的均方根电流的比值就确定了绕组标量阻抗值XL的大小。然后,可以用下列公式计算出电感量:L=XL/2πf,其中,f表示所施加激励电压的频率。


  图2是一个3B7混合型铁氧体磁芯的磁滞曲线,初、次级绕组均为100匝,测量频率为60 Hz。为了作比较,图3显示了一个绕在由颗粒取向硅钢片构成的环形磁芯上的100W电源变压器的60 Hz磁滞曲线。环形磁芯较宽的回路表示更强的磁滞作用,这是饱和磁芯电源变换器要使用的特性。为了施加60 Hz激励,可以用一个降压(绝缘)变压器驱动器件的初级绕组,该降压变压器可用一个可调输出自耦变压器供电,如GenRad(www.ietlabs.com)的Variac。在获得B-H曲线显示时,逐渐增加初级电压,直到磁滞回路的上、下部分平坦为止,此时表示进入磁芯饱和。如果使用准确的话,不需要作校正。但在评估磁芯材料时,可能需要用不同匝数作试验,从中获得绕组的最佳安匝值。


  在60Hz测试时,积分网络中的 R2使用267kΩ公差1%的电阻器,C1使用1mF聚酯介质电容器。根据匝数以及获得有用输出电压所需电流,数伏的交流激励电压通常就足以完成测试。在较高频率的磁芯测量中,将一个信号发生器连接到功率放大器上,并改变RC积分器中各元件的值,使之能在所需频率下正常工作。虽然设备并未采用数据采集卡的模拟输出,但这个输出可以作为功率放大器的一个正弦信号源。

  请检查你准备使用采集卡的电气规格,避免超出该卡的峰/峰差分电压与共模输入电压。如果激励电压接近或超过卡的标称值,则要增加一个10:1的分压器进行限压,并在软件中增加一个因数为10的增益乘法器,以补偿衰减器的损耗。


欢迎进入老古论坛进行讨论
[EDA/IC设计] 相关文章:
Debug最新技术与实务经验分享
简介:
Debussy/Verdi供应商上海源笙软件将于8月8日在北京天鸿科园大酒店,8月9日在上海国际贵都大酒店举行2006 Novas User Conference,分享最新的除错技术与第一手实用经验。 除错(Debug)在设计过程中占据设计工程师至少35%以上的工作时间,是IC设计过程中的重要工作之一,尤其在IC设计日益复杂,设计周期日益缩短的庞大压力下,当设计出错时,如何快速找出错误加以更正,以加速产品上市时间(Time to market)抢得先机,......

珠海炬力被美裁定侵犯矽玛特两项专利
飞利浦、NextVision和Sky Brazil提供混合式卫星电视与IP视频点播
瑞萨论坛2006寻求新突破
联电携手EDA初创,共解统计时序分析难题
Nexvision推出首款基于TI达芬奇技术的IP视频监控摄像机
[转载]基于FPGA的高速数据采集系统接口设计
联电携手EDA初创,开发65纳米设计流程
Cadence 和ARM发布创新“锦囊”以加速基于ARM处理器设计的验证闭合
业界最小的无铅逻辑封装仅1.0mm2
 
下一个:[EDA/IC设计]基于梯形图-VHDL的CPLD开发方法研究
简介:
作者:武汉工业学院 电气信息工程系 肖忠 摘 要 :本文对直接采用CPLD器件设计顺序控制逻辑电路时设计效率不高的问题进行了分析,提出了将梯形图工具与VHDL程序相结合的设计方法以提高设计效率,并研究了用VHDL语言实现梯形图的方法。设计实例证明,这种基于梯形图的VHDL设计方法正确可行,可以提高设计效率。 引言 顺序控制逻辑电路广泛应用于机器人、全自动家用电器、工业自动化设备及其它自动化装置中,它常采用CPLD器件进行设计与实现。 如果直接采用原理图输入工具或VHDL语言描述的方法来设计顺序控制逻辑电路,则设计效率不高。......
 

上一个:[EDA/IC设计]视频分配器中提高信号完整性的方法

老古开发网版权所有 2006年9月 asp.Net V2.0 设计:老古
页面缓存:10分钟 执行时间:250毫秒