随着倒装芯片技术的出现，人们尝试把Si用作封装衬底，部分原因是由于这种衬底的热膨胀系数（CTE）与芯片非常匹配。由于在Si上容易制作微细间距的互连，所以目前Si被用作系统级封装（SiP）衬底材料。Dai Nippon Printing 公司和Worldwide Electronic Integrated Substrate Technology公司的研究人员日前在Electronic Circuits World Convention上介绍了他们在带通孔的Si衬底上所进行的工作的结果。
　　近来，Si更多地被用于在SiP中的芯片间实现高密度互连，SiP的电路板连接密度并不需要很高。通孔将把Si衬底的应用扩大到高互连密度的电路板上。在以后5年里，BGA球间距有望将<;200 mm。有机物或许能够处理这么窄的球间距，但对于Si来说，这是毫无问题的。
　　除了高互连密度，封装衬底还需要支持高速度信号。片上时钟速度要求从几千兆赫到数千兆赫，而且芯片到电路板的速度要求与片上要求很接近。作为介质材料，和有机物相比，Si没有太多的优势，但Si吸引人的地方在于，由于它的尺寸稳定性使互连和其它结构在使用时具有更多的预见性。
　　在研究人员介绍的工作中，Si仅用作SiP的内插器。多层铜/BCB互连结构位于Si的顶部，通孔仅用于提供与电路板的区域阵列连接（如图）。顶层采用了5 mm宽的线和间距，以及在30 mm区域内20 mm的通孔。通孔直径是10-300 mm，Si厚度为170-300 mm。其中10 mm的直径和170 mm的深度是其特色之一。

　　采用两种方法制作通孔。两种方法的通孔都是采用感应耦合反应离子刻蚀(ICP-RIE)工艺制作，通过背面减薄使在另一个面露出通孔。一种工艺，先背面减薄，然后形成铜栓，而在另一种工艺中，先制作铜栓，然后进行背面减薄。
　　在这两种方法中，在刻蚀通孔之后，对Si进行热氧化(800 nm)处理，并且采用金属有机化学气相淀积(MOCVD)技术淀积TiN吸附层(30 nm)。在先背面减薄后形成铜栓的情况中，采用在TiN势垒上电镀铜来制作栓。而在另一种情况下，铜籽晶在电镀之前淀积。在先制作栓，后进行背面减薄的情况下，会产生一些空洞。
　　热循环试验和温度湿度偏置试验表明只要使用了TiN势垒层，该衬底具有足够的可靠性。对Cu/BCB组合，在顶层进行了特有的电试验，证明性能超过10GHz。
　　反对采用Si作为衬底材料的原因之一是可预见的对宝贵的Si的浪费。这实际上不是一个问题，因为Si多数真正的“价值”是由它上面所制作的东西决定。前沿的集成电路中Si的成本低于在其上面制作的互连结构的成本。应该将采用Si作衬底的成本与相同应用中采用其它材料的成本进行比较。从这个观点出发，为满足未来速度和互连密度的需要，Si的应用很有吸引力。
　　多年来一直谈论的另一个可能性是在Si衬底上制作简单的功率调节电路。尽管这没有在本中提出来，但随着电源电压继续下降，峰值电流继续上升，必须考虑在SiP衬底上放置功率调节电路的可能性。不久用衬底材料制作该电路可成为具有吸引力的选择。
　　Si上通孔的另一个可能的应用是3D IC。尽管它的应用很少，在商业方面也仅有一项应用而已，但是最近人们一直在关注它。关注的问题之一是芯片制造中通孔的形成。如果 Si内插器的制作已经完善，则有更多的人会有信心尝试3D IC工艺。
　　采用Si作为封装衬底材料对在高速高密度封装应用是可行的，是一种具有吸引力的方法。随着我们越来越接近CMOS性能的极限，产业必须考虑这样的一些替代方式。　

　　参考文献
　　1. J-STD-012, Joint Industry Standard, Implementation of Flip-Chip and Chip Scale Technology, The Institute for Interconnecting and Packaging Electronic Circuits (IPC), January 1996.
　　2. J. Baliga, "System-In-Package Uses Silicon Substrate ," Semiconductor International, August 2004, p. 32.