Matrix Semiconductor公司开发出了被其称为世界上最小的面积仅为31mm2的1Gb硅存储器。此项研制成果主要通过存储单元的堆叠实现的，而不是以在芯片上平铺形式进行。4个存储单元堆叠得到的密度比平面方法高4倍（如图1，2）。Matrix公司的首席运营官Siva Sivaram指出，这并不是由晶圆键合决定的封装技术，而是一种单片器件。他说：“除了它在衬底上有有源层器件之外，与其他电路一样，它是作为一个多功能集成电路出厂的。我们采用了标准化的CMOS晶圆和常用的CMOS工艺，然后开始在它顶部制作多层多晶硅器件。”

　　Sivaram强调使用相对的旧技术，在一个200mm的晶圆上可以获得近900个1Gb芯片。“这是一个相当大的数目。只要你见过现在的闪存，就会知道它们正在推动着光刻技术的发展。沿用相应的老一代技术，我们仍能够制造超高密度超小尺寸的芯片。我们过去可以在0.18mm的晶圆厂，即光刻设备仍然是248nm的，就可在衬底上获得这样的4个有源层，” Sivaram说，“说到光刻机，我们还处于‘石器时代’。”
　　首先，Matrix公司采用标准化的0.15 mmCMOS工艺制作可驱动存储器和具有界面功能的逻辑电路。在CMOS上面是提供互连线的钨布线层。再上面是多晶硅存储层。最上面是提供电源和接地分布的铝顶层金属。
　　通过淀积一层钨层来制造存储阵列，在该层制作单独的线，这些线用作第一存储层的字线。接下来，通过淀积和掺杂多晶硅层形成二极管的阳极端。光刻和腐蚀工艺用于制造二极管的圆柱形轮廓。然后淀积绝缘氧化物填充在二极管之间的空隙中。运用CMP工艺对整个区域进行研磨使之平坦，这样，可在上面制作其他的层。运用离子注入技术形成二极管的阴极端之后，在二极管的顶端生长一个非常细小的反熔丝。最后，再制作钨线用作存储层的位线。在位线上淀积绝缘氧化物之后，4层存储器堆叠是通过重复这个工艺程序来制造的。
　　Matrix公司还采用了独特的分段字线结构，凭借此项技术该公司最近获得了第100项专利。该技术使非存储逻辑电路对硅利用的影响最小化。在传统的存储器设计中，没有用于存储阵列的硅的总量降低了存储芯片的整体制作效率。Sivaram说，可以用3-D的方法通过在逻辑电路顶端制作存储阵列来缓解此问题。他说：“我们可以随意地用COMS衬底来制作任何一件想要的东西，充电泵、X型解码器、Y型解码器和传感放大器都是在存储器的基础上制造出来的。”
　　即使是在很小的芯片中，该方法阵列效率也很高。而且分段字线结构将会导致Si更有效率的利用，并减少了近25%的芯片面积。Sivaram说：“因为你需要相同的划片线、相同的垫和相同的I/O，所以要回头采用标准化存储器的设计，那么密度会更小，阵列效率会降低，可适用的存储器将会减少。”
　　2005年底，Matrix公司将会把此项技术应用于所有存储器，包括目前生产的（128，256，512Mb）及新型1Gb3-D存储器中。本季度可提供这些产品的样品，在2005年第三季度向客户大批量发货。Sivaram说：“去年我们把0.15 mm器件投放市场并出货300多万件。目前，第三代即将诞生，全部具有高密度的第三代存储器包括128Mb,256Mb,512Mb和1Gb。”