人们一直寻找有成本效益的方法，能在功耗下降的同时在线路板上以较高的速度从芯片到芯片发送信号。当有些人研究芯片和诸如此类器件之间的光通信的时候，Silicon Pipe已经证实了从线路板的一端到另一端以10Gb/sec传送信号的能力，所采用技术的成本和功耗更符合便携式设备的需要。
　　去年该公司介绍了它的Off-The-Top (OTT)技术，采用廉价的专用传输线，高速信号被引入封装的顶部，并发送到其它芯片。然后强调了不用SERDES电路短程发送信号的能力。其后，该公司又证实在100mV而不是标准的800mV下通过一个75cm环路从SERDES芯片传送高速信号的能力。
　　环路包括两条25cm的挠性传输线，从SERDES芯片连接到改进的现有连接器上。另外一条25cm的挠性传输线在连接器之间起底板的作用（如图）。这等同于两个相距30英寸的芯片彼此之间通信，就好像它们是一个挨着一个的。该芯片采用的功率比在这种情况下通常采用的功率低2％。

　　对于高速信号来说，这是更加简单。高速信号不是通过各种材料和阻抗引入线路板从而降低了速度，而是直接进入阻抗匹配传输线的。采用这种方法，信号快速到达而且衰减很小。据该公司称， 3D现场解决工具模型表明20Gb/sec是可能实现的。
　　从封装的角度出发，这种方法增加了一些复杂性但不多。该公司开发出在其测试设备中采用各向异性导电粘合剂（ACAs）和简便工具把传输线与它的测试设备中的OTT线路连接，但是可选择焊接和独立的连接。虽然结果是在芯片和连接器间有额外的挠性连接，但是与芯片之间发送光信号的一些方案相比并不复杂。
　　如果在任何信号下都是100mV，那么能够节省的功率可以为系统增加足够的价值，从而证明用于组装和返工所需的额外工作是正确的。而且似乎有更大的余量来协调功耗和信号完整性之间的矛盾。
　　使用挠性的传输线是一种廉价的方案，该方案的剩余部分需要对芯片及其封装进行设计，以使高速信号引入到与电源、接地和低速信号不同的平面。于是，主要由于90nm IC技术的需要，芯片封装线路板的共同设计成为一个明显趋势。对于已经进入共同设计市场的设计工具供应商而言，开发用于OTT方案的设计工具所需的额外工作即使有，也是很少的。似乎还要设定一些条件，以确定OTT方案能否实现其期望的结果。
　　如有可能，它还有推向市场的时间方面的优势。尽管芯片、封装和传输线的共同设计需要获得适当的兼顾，但是I/O驱动电路可能的减少和简化实际会简化IC设计者的工作。可减少或消除采用预加重或复杂的算法解释衰减的脉冲。这些简化还将在芯片上为IC设计者留出更多空间进行设计。
　　这样的方案可能对另一个最新趋势－分布计算有用。它不仅仅是一种在大量任务中利用空余的计算功率的方法。在一流的处理机中出现特殊的电路单元和宣布的制造双核处理机计划可看作是芯片中采用分布计算概念的例子。以低成本、低功率方式在芯片之间发送高速信号可使设计者在一些芯片之间分配功能，而不是艰难地采用单芯片来实现。
　　现在有许多可用的多芯片封装选择，而且有许多技术用来设计在一个线路板或封装上集成根本不同的功能。这些技术的广泛采用是一种未来趋势。即使如此，一直以来在低成本应用中常采用简单的低成本技术，而这种低成本应用已经成为大趋势。虽然还不明了多芯片技术把握什么机遇，占有市场多少份额，但是像OTT的低成本选择的出现预示着多芯片技术市场开始增长。