EDA公司Sequence Design宣布,Arithmatica公司已加入其In-Sequence技术合作项目,从而令两家公司能显著推进SoC低功率设计技术和方法。

Sequence的In-Sequence项目面向有功率意识(power-aware)的设计流程、建模精确度、EDA互用性和研究,通过技术合作方和学院推广技术进步。

“通力合作能使我们确保SoC设计师有效而自信地使用面向数据路径的CellMath和面向多种IP模块和完整芯片的PowerTheater,来实现重大的功率改进,” Arithmatica首席执行官Tony Curzon Price表示。

Arithmatica推出了CellMath数据路径设计工具的3.0版,集成了有功率意识的综合及延伸的Verilog接口,能够指定鲁棒的数据路径结构。CellMath 3.0版的用户通常能在他们的复杂数据路径电路中额外减少10%到20%的功率。

Sequence的PowerTheater包括对当今最大设计从早期TRL分析到完整芯片功率评估和物理意识的功率缩减能力。该项目使用户能用在综合前确切的功率预算开始设计流程, 并且用验证过的与硅片相关的结果完成全芯片RTL功率确认。