据《朝日新闻》报道，日本东北大学研究人员最近开发出基于10层硅片层叠技术的三维集成电路，打破了此前3个芯片层叠的纪录。专家认为该技术有望使大规模集成电路突破电路集成的极限。

三维集成电路即立体集成电路。２０世纪６０年代产生的集成电路是用平面工艺制作的，器件的工作区和引线按平面布置，所以称为二维集成电路。为了提高集成密 度和减少外引线，８０年代初出现了由多层叠积而成的三维电路结构，其电路各层之间均用绝缘层隔离，并通过穿孔互连，目前已达几十层之多，它分为叠层高密度 结构和叠层多功能结构两种类型。由于将不同功能的器件和电路纵向立体地集成起来，从而得到新的功能部件，所以具有高密度、高速度、多功能和低功耗等特点， 可作成大容量存储器和高速信号处理器。制作三维集成电路的关键是ＳＯＩ（硅／绝缘层结构）技术。随着分子束外延、化学气相淀积和原子搬移等超微加工技术的 发展，在半导体芯片内部实现器件布局的立体化也将逐步实现，以制作出密度更高的立体集成电路。

据报道，日本东北大学的研究人员改进了半导体芯片层叠的各项技术，包括在芯片上布线的技术、如何调整位置使多个芯片能正确叠加的技术、芯片黏合剂注入法等，最终试制成了10层构造、厚约0.3毫米的立体集成电路，并证实它能发挥存储器的作用。