产品说明：

6.0版的Quartus II软件包括了时序分析工具TimeQuest时序分析仪，为业界标准Synopsys设计约束(SDC)时序格式提供自然、全面的支持，能够更迅速的实现时序逼近。这一最新版本还包括扩展的团队设计功能，能够有效管理高密度设计团队之间的协作。Quartus II软件为设计人员的高密度90nm设计提供完整的速率等级，为低成本90nm设计提供三种速率等级。

Altera在最新版Quartus II软件中引入了新的技术改进，以满足客户对90nm的需求，并为65nm工艺节点打下了基础。这些新特性最突出的部分包括：

TimeQuest时序分析仪：这一新的ASIC功能时序分析仪为业界标准SDC格式提供全面的支持。TimeQuest时序分析仪帮助用户对时序约束较复杂的设计进行建立、管理和分析操作，例如时钟复用设计和源同步接口等，用户还可以迅速完成高级时序验证。

扩展的团队设计支持：该设计特性包括工程管理器接口，用于顶层设计的资源管理和时序预算。此外，工程管理器接口还支持设计人员管理模块间的时序约束，实现最佳性能。这一新特性支持团队在高密度FPGA设计上的协作，从而提高了团队效率，增强了设计模块之间的性能。这一特性建立在Quartus II软件5.0中首次引入的渐进式编译设计特性之上。

SystemVerilog支持：通过对流行的IEEE 1800-2005标准SystemVerilog语法硬件描述和验证语言设计结构的支持，实现了速度更快的寄存器传送级(RTL)。

增强的I/O引脚规划器：与Altera知识产权更直接的集成，简化了引脚分配。

扩展的电路板级设计支持：提供Stratix II单端输出HSPICE模型，实现效率更高的电路板模型。

Quartus II设计软件支持主流的操作系统，包括Windows XP Professional x64、Windows XP、Windows 2000、Sun Solaris 8和9以及Red Hat Linux Enterprise 3.0和4.0。