|
Cypress半导体、日立、IDT、Micron、NEC和三星电子6家公司日前宣布已制订完成面向网络设备的SRAM架构"Quad Data Rate II(QDRII)"和"Double Data Rate II(DDRII)"标准。 QDRII和DDRII SRAM的数据表格已在网上公开。QDRII和DDRII产品将以时钟频率333MHz运行。面向网络交换机和路由器等通信应用。QDR中定义了5种SRAM架构,即"QDRBurst2"、"QDRBurst4"、"DDR common I/O,Burst2"、"DDRcommonI/O,Burst4"和"DDR separate I/O, Burst 2"。各种架构均可以采用x8、x18和x36结构。工作电压为1.8V,工作频率为250MHz时的数据有效窗口为1.3ns(时钟周期的65%)。封装为165针的FBGA(13mm x 15mm)。与原来的产品相比,面积可减小40%。 QDR具有以2倍于时钟速率独立动作的2个端口,1个时钟周期可传送4个数据字节。通用I/O DDR使用I/O数据总线进行的数据传送以时钟的2倍周期执行。分离 I/O DDR则定义了分离DDR的输入总线和输出总线的标准。
|
|