老古开发网首页
导航:老古开发网首页文章索引索引第2783页文章分类模拟电路第34页→[锁闭电流吸收器可响应窄的触发脉冲]
| -文章搜索 - 最新文章 - |

第14601篇:锁闭电流吸收器可响应窄的触发脉冲

发布时间:2006年9月20日 点击次数:1443
来源:来源:电子系统设计   作者:Anthony H. Smith
 
       晶闸管或硅控整流器(SCR)为把功率传给负载提供了一种方便的锁闭(Latching)机制。然而,一旦晶闸管导通,它就不能控制电流,这时只能由外部元件来限制电流。

       另一方面,图a电路允许用低电平脉冲触发向负载提供恒定电流;另一方面,它可以用作锁闭电流吸收器。图中TR1和TR3连接成“伪SCR”配置。当输入端为低电平时,所有三极管通常关闭。施加一个幅度足够高的的脉冲Vp,使三极管TR3导通。这也使TR1导通,并给TR3带来额外的基极电流。现在电路被锁定,当输入端返回低电平时,TR1、TR3仍然保持“开”状态。

       然而,它不同于传统的SCR,增加的三极管TR2,通过电流感应电阻R5和TR2的基极-发射极电压VVE2来限制TR3的发射极电流。假设TR3的hFE(正向电流传输率)很大,则:

       IC3≌IE3=VVE2/R5

       如果TR1也有很大的hFE,那么实际上IC3全部流过LED1。LED有两个作用,除了指示电路被锁定外,它也给为TR1基极提供恒定参考电压。因此,不管电源电压(VS)有多大变化,R3两端电压只比LED1正向电压(VF)小VBE ,并保持恒定。

        因此,TR1组成SCR结构的一部分,并充当恒流源。假如TR1有很大的hFE,则它的集电极电流近似为:

        IC1≌IE1=(VF-VBE1)/R3

        应该选择适当的R3值来保证IC1满足TR3的基极电流要求,并补充由TR2、R1(或下面提到的R2)分流的电流。流过负载的总电流ISINK为:

        ISINK≌IE1+IC3=[(VF-VBE1)/R3]+(VVE2/R5)

        因为所有这些参数在给定温度下是一个常量,即使VS有相当大的变化,吸收电流仍保持不变。对原型电路(R3=2.2kΩ,R5=62Ω,LED1采用HLMP-1000(3毫米,红光)进行测试,当VS=5V时,吸收电流为10.01mA。当VS=35V时,电流增加到10.05mA,相当于VS增加600%而ISINK 仅增加0.4%。

        只要输入端为0,就不需要R2。然而,如果输入端悬空,则必须用R2来减小TR3基极的噪声。R4给TR1基极提供相同功能,同时用来减小LED1产生的光电压。否则,在亮光照射下,该光电压会锁闭电路。某些LED在光照足够强时会产生很大的光电压。  

        对原型电路的测试中,LED1采用HLMP-1503(3毫米,绿光)。试验证明:如果LED处于强光照射下,则该电路可以作为一个锁定光探测器。但是在LED两端并联一个100kΩ电阻(R4)效果就会完全消失。将LED与光源隔离,结果自然也类似。

        由于大部分吸收电流流经LED1,电路的电流被限制在小于或大约为50mA。但如果使用其它电压参考来替代LED,比如低电压齐纳二极管或者两个串联二极管则可以增大电流。这样,ISINK 仅仅受限于二极管和TR3的额定电流。

        一旦电路锁定,可以通过重新上电或将TR3的基极短接到0V来复位电路。当LED1使用HLMP-1000(此时VF≌1.6 V),电路本身(减去负载)的工作电压低至大约3V。

        这允许充足的电源在负载上加大量的电压。电路上的最大电压主要取决于

TR1、TR3的额定VCE(MAX)和输送大部分电流的TR3的额定功率。R1值很大程度上取决于触发脉冲幅度。对于几伏大小的脉冲,10kΩ足够了,当然大一点也可以接受。

        该电路可以用来锁定一个恒定电流给LED或者继电器线圈。它也可以充当不错的“瞬间脉冲捕获器”:原型电路能响应窄到100ns的低幅度脉冲(3V)。考虑到电路有能力在很窄的脉冲下锁定,有必要在输入端连接电容C1,以在一定程度上抑制噪声。

        图b部分电路是a电路的改变,它用光耦器代替LED。除了给TR1基极提供稳定的电压参考外,光耦器还提供隔离信号,指示电流吸收器的锁定。


欢迎进入老古论坛进行讨论
[模拟电路] 相关文章:
IR 推出新型坚固而可靠的500V和600V集成电路具备多项最新功能
简介:
全球功率半导体和管理方案领导厂商 ——国际整流器公司( International Rectifier ,简称 IR ) 推出一系列新一代 500V 及 600V 高压集成电路( HVIC )。这 19 款新型 HVIC 采用半桥设计,配有高端和低端驱动器,可广泛适用于包括马达控制、照明、开关电源、音频和平板显示器等应用。新器件提供单路或双路输入、欠压锁定保护,以及用于半桥驱动器的固定或可编程死区时间,并可驱动高达 2.5A 的电流。 ......

坚固的 RS485/RS422 收发器在高达 20Mbps 或 250kbps 的速率工作以实现低 EMI
ADI公司的R-R性能比较器是业界首款集成LVDS输出的比较器
基于DSP C54x的数字滤波器设计
具有点测光功能的130万像素小型(SFF)CMOS图像传感器
 
下一个:[CPLD/FPGA]使用基于图形的物理综合加快FPGA设计时序收敛
简介:
传统的综合技术越来越不能满足当今采用 90 纳米及以下工艺节点实现的非常大且复杂的 FPGA 设计的需求了。问题是传统的 FPGA 综合引擎是基于源自 ASIC 的方法,如底层规划、区域内优化 (IPO,In-place Optimization) 以及具有物理意识的综合 (physically-aware synthesis) 等。然而,这些从 ASIC 得来的综合算法并不适用于 FPGA 的常规架构和预定......

上一个:[半导体]台“松绑”0.18微米技术,将冲击晶圆代工格局

老古开发网版权所有 2006年9月 asp.Net V2.0 设计:老古
页面缓存:否 执行时间:47毫秒