LSI Logic淡出结构化ASIC市场的举措使得许多分析人士对结构化ASIC市场规模的预测大打折扣,但市场调研公司Gartner Dataquest副总裁兼首席半导体分析师Bryan Lewis声称其仍然看好结构化ASIC市场的发展前景。

据Bryan Lewis预测,2006年结构化ASIC的销售额将从其之前预测的4.73亿美元降至4.17亿美元。但在2007年,结构化ASIC的销售额将增长至5.64亿美元,待到2010年时,则其销售额将突破10亿美元。他补充道,尽管其销售额呈上升趋势,但结构化ASIC在整个ASIC市场所占的份额下降,仅占这一300亿市场的3﹪。

相较过去,芯片单位面积所能容纳的门电路将越来越多。如1995年,最先进的制造工艺为0.35微米,设计者可实现的芯片复杂度为2.5百万个门电路。而在2005年,最先进的制造工艺为65纳米,可实现的芯片复杂度为100百万个门电路。

Lewis预测,到2010年,制造工艺尺寸将降至32纳米,设计者将可在一块芯片上集成到500百万个门电路。到2015年,考虑了限制性设计规则(RDR)的新设计方案将要处理低于32纳米的制造工艺尺寸。因与可制造性设计规则相关,限制性设计规则将有助于提高设计一次性通过装配过程的概率。

限制性设计规则将极有可能导致鲁棒可编程平台的使用——像来自Philips的Nexperia平台、来自Texas Instruments 的OMAP和DaVinci和来自松下的Uniphier。通过预先定义硬件,然后采用软件完成芯片系统功能的设置。但此类平台的研发成本极高,Lewis所言,Philips和TI各自投资近10亿美金。