|
|
| | -文章搜索 - 最新文章 - | |
M序列伪随机码在测距回答概率控制中的应用 |
| 发布时间:2004年12月30日 点击次数:894 |
| 来源: 作者:李 扬 李晓明 |
摘要:通过对机载测距询问器检测中测距回答概率控制的工作特性的分析,提出一种基于m序列伪随机码的具有可设定测距回答概率功能及随机回答特性的测距回答概率控制设计方案,并给出其具体的PLD实现电路。 关键词:m序列 伪随机码 可编程逻辑电路(PLD) 测距器(Distance Measuring Equipment)系统分为机载询问器和地面应答器两部分。其测距原理为二次雷达测距原理。系统工作时,由机载询问器发射测距询问脉冲,经距离d到达地面应答器接收机,经信号处理,并延迟一个系统固定时间后,测距回答脉冲被回发。机载询问器计算出询问与回答脉冲之间的时间间隔t,即可计算出飞机与地面应答器的斜距d,公式如下: d=c(t-Δt)/2 其中,Δt为系统延时,c为无线电波的传播速度。 本文通过对测距回答概率控制过程的特性分析,提出一种基于m序列伪随机码的实现方法,并给出了具体PLD实现电路。 1 设计方案 1.1 特性分析 模拟应答器由机载询问脉冲触产生回答脉冲,原理框图如图1所示。经模拟应答器接收机解调后的视频询问脉冲经过询问脉冲处理电路处理后,输出回答脉冲触发信号;经测距回答概率控制电路进行回答概率判决,得到回答触发信号;触发回答脉冲产生电路产生视频回答脉冲,经调制后发射,供机载询问器接收处理。本文所研究的重点即测距回答概率控制电路。 1.2 理论方案 根据回答概率控制的特性知道,应把询问脉冲经处理后产生的触发信号作为测距回答概率控制电路的同步信号(或者说时钟)。测距回答概率P回∈[0%,100%],以10%或20%步进可调。现以20%步进为例,其可调值为0%、20%、40%、60%、80%、100%,即P回为整个概率空间上的几个离散点。 但是,一方面模拟产生完全符合随机分布的随机过程很难实现;另一方面,在实际机载询问器检测中,测距回答总数有限,利用完全符合正态分布的随机过程随机产生回答信号,很难达到所规定的测距回答概率控制要求。从这两个方面出发,采用伪随机过程,即具有周期性的随机过程,而每个周期内的随机变量近似服从随机分布。 由于m伪随机序列在每个周期内有n(n≤2 N-1)个伪随机数,具有近似离散随机分布特性,这里把这个离散随机分布特性与固定概率控制下的回答脉冲随机产生相对应。而测距回答概率的控制则根据n个伪随机数的数值大小作为门限来判定, n个伪随机数为x1,x2,…,xi,…,xn,xi∈(x1…xn);测距回答概率P回符合离散随机分布特性,设x为由询问信号触的m序列发生器产生的伪随机数,其值包含在n个伪随机数的取值范围内,则测距回答概率取值规则如下: P回(x≥x1)=n/n×100%=100%; P回(x≥x2)=(n-1/n)×100%; P回(x≥x3)=(n-2/n)×100%; …… P回(x≥xn)=1/n×100%; P回(设定为不回答状态)=0%。 由以上各式,可以通过设定不同的伪随机数值作为测距回答概率判决门限的方式,来设定不同的测距回答概率值。实际中,首先确定测距回答概率配置,然后通过不同的伪随机数数值门限加以实现。其原理框图如图3所示。N位m序列产生电路在询问触发信号触发下产生n个N位二进制伪随机数,经译码电路进行二-十进制转换,形成各种数值电平,由概率判决电路进行判决。若为设定测距回答概率判决门限之上的伪随机数值,则输出回答触信号,否则没有回答触发信号输出。其中,判决门限由测距回答概率设置输入配置。 为提高电路的工作效率并使其具有灵活的可编程性能,采用PLD可编程逻辑器件实现。现以N=4位m序列伪随机数产生器为例详细介绍一下(测距回答概率步进为20%)。 2.1 m序列产生电路 以四级(N=4)移位寄存器构成周期为n=2n-1=15的m序列伪随机数产生器,本原多项式为f(x)=1+x+x4,原理图如图4所示。利用询问触发信号作为m序列产生器同步时钟,4位并行输出二进制数产生周期为15的伪随机数,产生的伪随机数如表1所示。
2.2 二-十进制译码电路 译码电路原理图如图5所示。四位二进制伪随机数码经4-15译码器译为d1~d15输出,高电平有效,d1~d15与伪随机数的对应关系如表1所示。当每一个询问触发信号到来时,m序列产生1个伪随机数,对应d1~d15中有一个为高电平。 2.3 测距回答概率判决电路 各个伪随机数值作为门限时的测距回答概率如下: P回(x≥1)=15/15×100%=100%; P回(x≥2)=(14/15)×100%; …… P回(x≥15)=1/15×100%; P回(设定为不回答状态)=0%。 门限为1,P回(x≥1)=15/15×100%=100%,d1~d15任意有效均有输出; 门限为4,P回(x≥4)=12/15×100%=80%,d4~d15任意有效均有输出; 门限为7,P回(x≥7)=9/15×100%=60%,d7~d15任意有效均有输出; 门限为10,P回(x≥10)=6/15×100%=40%,d10~d15任意有效均有输出; 门限为13,P回(x≥13)=3/15×100%=20%,d13~d15任意有效均有输出; 不回答状态,P回(不回答)=0%,d1~d15任意有效均无输出。 无回答状态就是封闭概率控制电路的触发输出信号,无论产生伪随机数值为多少,人为造成询问不回答状态。判决电路如图6所示。译码门输出的d1~d15电平信号,分别与外部测距回答概率设定电平P0~P4相与后,经同一个或门输出。d1~d15每三个一组,分别与P0~P4相与,即d1~d3分别与P4,……,d13~d15分别与P0相与。显然,只有当d1~d15任何一个电平与相对应的P0~P4中的一个电平同时为高电平时,或门输出回答触发信号,高电平有效,此时启动回答。其中测距回答概率设定电平P0~P4由外部配置,其电平配置与测距回答概率设定数值的对应关系如表2所示。
2.4 提高步进精度的改进电路 要使测距回答概率控制步进精度进一步提高,如达到10%,若用以上方法,取步进门限1时,P回(步进)=1/15×100%=6.7%,取步进门限2时,
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
|
|
[EDA/IC设计] 相关文章: RS编译码的一种硬件解决方案简介:
摘要: 提出了基于欧氏算法和频谱分析相结合的RS码硬件编译码方法;利用FPGA芯片实现了GF(2 8)上最高速率为50Mbps、最大延时为640ns的流式译码方案,满足了高速率的RS编译码需求。 关键词: RS码 FPGA 伴随式 关键方程 IDFT 差错控制编码技术对改善误码率、提高通信的可靠性具重要作用。RS码既可以纠正随机错误,又可以纠正突发错误,具有很强的纠错能力,在通信系统中应用广泛。由于RS码的译码复杂度高,数字运算量大,常见的硬件及软件译码方案大多不能...... 基于FPGA的多路模拟量、数字量采集与处理系统
VHDL中Loop动态条件的可综合转化
一个嵌入式系统的Petri网模型与CPLD实现
新一代CPLD及其应用
基于模糊控制的迟早门同步器及其FPGA实现
高速PCB设计中的时序分析及仿真策略
非多路复用与多路复用总线转换桥的设计与实现
用XC9572实现HDB3编解码设计
Xilinx Foundation F3.1的结构及设计流程 |
|
|
|