引言

       DDR-SDRAM,即双数据速率同步DRAM,简称DDR。DDR因其更为卓越的性能 (起初的数据速率为266MBps,后来提升至400MBps,而一般SDRAM只有133MBps)、更低的功耗以及更具竞争力的价格,已经在桌面和便携式应用中颇为流行。最近推出的第二代DDR或称DDR2 (JESD79-2A),数据速率从400MBps提升到了667MBps。因此与之前的SDRAM技术相比,DDR存储器需要更加复杂和新颖的功率管理结构。

       DDR功率管理结构

       图1所示为第一代DDR存储器的基本功率管理结构。在DDR存储器中,输出缓冲器是推挽式结构,而输入接收器处于差分结构。这就需要参考偏置中点电压VREF以及能够供应和吸收电流的电压终端匹配。后一个特点 (供应和吸收电流) 是DDR VTT终端匹配与PC主板上其他终端匹配的不同之处。值得注意的是,前端系统总线 (FSB) 的终端匹配将CPU连接至存储器信道中心 (MCH),由于只是正极信号的终端匹配,该终端只需要电流吸收功能。因此,这种终端匹配不适用于DDR VTT终结结构,需要新型的功率管理设计。

                                         图1 DDR功率管理结构示意图较差情况下的电流消耗
 
       第一代DDR存储器的逻辑门供电电压是2.5V。在芯片组的输出缓冲器和存储器模块上相应的输入接收器之间,通常有一条走线或小分支,需要利用图1所示的电阻RT和RS进行适当的终端匹配。将包括输出缓冲器在内的所有阻抗都计算在内的话,每个终结的走线可以吸收或供应电流 16.2mA。如果系统接收器和发射器之间的走线比较长,可能两端都需要终端匹配,这样便需要双倍的电流。

       DDR逻辑所需的2.5V VDDQ有 200mV的容差。为了维持噪声性能,DDR终结电压VTT必须能够跟踪VDDQ。VTT必须等于VDDQ / 2或约为1.25V,精度要求为 3%。最后,参考电压VREF必须在VTT 和 VTT+40mV的范围。电压能够跟踪,加上VTT必须同时具有电流供应和吸收能力,对DDR存储器功率管理来说是个独特的挑战。

       -VTT 终端匹配

       假设128MB存储器系统的结构如下：

       128位宽总线;

       8个数据闸门;

       8个掩码位;

       8个Vcc位;

       40个地址线 (2组20个地址线)。

       共192线, 每条线路消耗的电流为16.2mA,最大电流消耗为：192 16.2mA = 3.11A（峰值）-VDDQ供VTT吸收电流时,VDDQ提供电流。VDDQ电流是单极的,最大值等于VTT的最大电流,即3.11A。

       平均功耗

       一个128MB存储器系统一般由8x128Mb器件组成,其平均功耗为990mW,不包括VTT终结功率。来自VDDQ的平均电流IDDQ。同样,终结电阻所消耗的功率PTT为660mW 。最后,因为VREF供电

       未来趋势

       正如多年来的一贯趋势,用户需要更大的存储容量来运行更大的软件。如某些服务器板等系统在设计时已带有大容量DDR,有些容量甚至达到16GB。要给这种系统供电,仅降低DDR的功耗是不够的,因此需要转向新的DDR2存储器技术。虽然DDR2的发展还处于起步阶段,但业界已经开始讨论下一代PC存储技术DDR3了,不过预计DDR3在2007年或之后才可进入市场。