物理IC设计人员现在有了一个替代Cadence、Synopsys和Magma的物理设计流程：Sierra Design Automation公司新的精细布线工具。该布线器集成到了该公司以前的产品Pinnacle中,后者是一种平面布局器（floorplanner）、物理合成和时钟树合成工具的组合。这种新型Olympus-SoC（图）网表到GDSII（图形设计系统II）套件工具,可直接与Cadence的Encounter、Synopsys的IC Compiler和Magma的Blast,以及新的Talus RTL-to-GDSII套件竞争。

　　Pinnacle支持多模设计,例如,其中的IC有低功耗、待机模式和全性能等模式。现在通用的先进IC设计都采用多个模块,每个模块能够运行于多种模式。因此,设计人员需要考虑模式切换的多种组合。Pinnacle的用户能够检查多模和多工艺拐点对定时、功耗和信号完整性的影响,而利用Olympus的有效性可无需把信息传送到第三方的精细布线器。

　　Sierra的首席技术官Shankar Krishnamoorthy表示,自从大约8年前Magma推出了Blast以后,布线领域就没有什么有意义的突破。他说,布线需求已经有了发展,而GDSII网表现在不得不认真地考虑DRC（设计规则检查）,而且还要考虑到光刻问题。Krishnamoorthy说："过去两年,我们一直在开发这个布线器,并与我们客户的光刻团队紧密合作,以了解布局带给他们的问题。"他指出,尽管大多数DFM（可制造性设计）初创公司都在关注分析或发现DFM问题,仍有必要采用更多的工具解决问题或首先正确地实现设计。Krishnamoorthy说：“发现问题只是解决问题的一小半,在65nm和45nm工艺条件下,生产故障的数目非常之大,人们需要转入实现阶段,这样才能通过构建而不是对既出问题的反应来产生正确的设计。”

　　新型布线器是一种采用具有和不具有栅格引擎的混合技术。Krishnamoorthy说,该工具可继续保留大多数布线器的栅格,而只是使线迹离开栅格而连接到孔,这样就可以避免在光刻过程中出现使性能下降或引起故障的不必要的刻痕。尽管大多数布线器都瞄准线路和间隔规则,Sierra的布线器更专注于几何图形,可自动标记和解决光刻错误布线问题。这些问题包括挤压（pinching）、桥接（bridging）、重叠和违反最小空间和宽度。该工具也有一个DRC引擎,可以保证正在进行的布线的目标工艺规则。DRC引擎不具备注销（sign-off）质量功能,因此人们仍然需要一个第三方DRC/LVS（布局与电路图比较）工具进行最后的验证。

　　用户向Sierra Olympus-SoC系统输入综合网表和可变范围,用以描述模式、工艺拐点、片上变化、金属变形和光刻规则。而后,该工具可以与第三方的关键区域分析、仿真和计时工具一起对设计进行布线。