

OD2101/ OD2101A:I²C 转 UART 接口芯片

Ver1.1

一、 概述

OD2101/OD2101A 芯片为 14 脚 TSSOP 封装的 CMOS 器件,是一款提供 I²C 转 UART 接口方案的专用协议转换芯片。该芯片可以方便用户进行 I²C 接口的扩展,将数据与 RS232, RS485 总线进行透明传输。当设计中需要扩展微处理器的串口或希望在单独 I²C 总线上与 UART 器件进行数据交换,使用该芯片可以简单的实现方案。对于实现 I²C 总线的远距离传输,OD2101/OD2101A 芯片也可以提供实用的解决方案。

OD2101/OD2101A 芯片的 I²C 和 UART 都具有 64 字节的 FIFO,可最大限度的保存用户数据。I²C 接口采用从机模式通讯,可适应从 0~400K 的 I²C 传输速率(如果系统需要采用 I²C 主机方式进行通讯,请参考 OD21XX 其他系列芯片)。OD2101/OD2101A 有 3 个硬件管脚(A0, A1, A2)来实现不同的 I²C 从机地址设置,最多允许 8 个器件公用一个 I²C 总线,OD2101 与 OD2101A 唯一的不同在于固定的 I²C 地址不同,这样在同一个 I²C 总线上,最多允许 16 个器件(OD2101, OD2101A 各 8 个)进行共用。

OD2101/OD2101A 芯片具有片内振荡器,可以提供 UART 的波特率,范围从 300~115200BAUD。UART 硬件接口共 4 根(TXD, RXD, RTS, CTS)。从 UART 接收的数据可以以中断的方式通知主机,保证数据的实时性。

OD2101/OD2101A 具有系统关断功能,在此状态下,所有通讯接口都处于高阻态,芯片进入节电模式,这种情况下功耗可降到 10 μ A 以下,用户可以在运行中切换芯片的工作状态和关断状态。

二、 特性

- 工作电源电压 2.4V~3.6V。
- 具有片内振荡器和内部复位。
- I/O 口可承受 5V 电压。
- 0~400K 的 I²C 时钟频率。
- 低电平有效中断输出。
- 300~115200BAUD 的 UART 波特率设置范围。
- 增强型 UART，具有 CTS 和 RTS 通讯控制管脚。
- I²C 和 UART 分别具有 64 字节的 FIFO。
- 具有关断功能，系统可实现低功耗。
- 14 脚的 TSSOP 封装。
- 温度范围-40℃~+85℃

三、 引脚及说明

采用 14 脚 TSSOP 封装，引脚图如图 1 所示。其管脚定义如下：




图 1 管脚配置-TSSOP

管脚描述

管脚号	符号	功能
-----	----	----

1	A0	I ² C 地址输入 0
2	IRQ	中断输出（开漏极）低有效
3	RST	复位管脚（需要通过上拉电阻 5~10K 接 VDD）
4	VSS	地
5	SHDN	硬件关断输入脚。当关断产生（SHDN 置高），芯片停止工作，所有接口变成高阻态，系统进入节电模式。正常工作需要接低电平。
6	SDA	串行数据线
7	SCL	串行时钟线
8	RXD	串行口输入
9	TXD	串行口输出
10	VDD	电源：2.4V~3.6V
11	CTS	低有效输入管脚。通过 CTS 寄存器读取。通常用在 RS-232 的清除输入功能。
12	RTS	低有效输出管脚。通过 RTS 寄存器控制。通常用在 RS-232 的输出请求或 RS-485 的驱动使能。
13	A2	I ² C 地址输入 2
14	A1	I ² C 地址输入 1

表 1 管脚描述

方框图




图 2 OD2101/OD2101A 方框图

四、 功能详述

OD2101/OD2101A 通过 I²C 实现数据传输、系统参数设置、流控制、状态控制功能。I²C 接口实现这一过程通过命令字节实现。在写数据发送过程中，命令字节是紧跟地址字节之后的第一个字节，它作为一个指针指向要进行写或读操作的寄存器。相关命令字节地址参见寄存器详述：

寄存器

命令字节

命令	数据流方向	寄存器
0	读	UART 数据接收缓冲
	写	I ² C 数据接收缓冲
1	读	UART 数据接收缓冲区接收字节数
2	读	I ² C 数据接收缓冲区可加载字节数
3	读/写	UART 接口控制寄存器
4	读/写	控制寄存器 1

表 2: 命令字节

寄存器 0 – 数据寄存器

位	7	6	5	4	3	2	1	0
UART 数据接收缓冲	Dr7	Dr6	Dr5	Dr4	Dr3	Dr2	Dr1	Dr0
I ² C 数据接收缓冲	Dt7	Dt6	Dt5	Dt4	Dt3	Dt2	Dt1	Dt0

表 3: 寄存器 0

此寄存器读写分别指向 UART 数据接收缓冲和 I²C 数据接收缓冲的 FIFO 中，可对这些数据缓冲进行连续的读写。在写入 I²C 数据接收缓冲时应注意查询**寄存器 2**中 I²C 数据接收缓冲区可加载字节数，**写入的数据不要超出相应加载数**，否则会出现数据丢失。在读取 UART 数据接收缓冲时注意查询**寄存器 1**中 UART 数据接收缓冲区接收字节数是否非空，**当缓冲区接收字节数为空时继续读取数据，I²C 将收到非正常数据 (0x00)**。

寄存器 1 - UART 数据接收字节寄存器（只读）

位	7	6	5	4	3	2	1	0
UART 数据接收寄存器	Du7	Du6	Du5	Du4	Du3	Du2	Du1	Du0

表 4: UART 数据接收字节寄存器

寄存器 2 - I²C 数据接收缓冲区可加载字节寄存器（只读）

位	7	6	5	4	3	2	1	0
I ² C 数据接收缓冲区可加载字节数寄存器	Di7	Di6	Di5	Di4	Di3	Di2	Di1	Di0

表 5: I²C 数据接收缓冲区可加载字节寄存器

寄存器 3 - UART 接口控制寄存器

位	7	6	5	4	3	2	1	0
UART 接口控制寄存器	CUB	CIB	RTS	CTS	B3	B2	B1	B0
初始状态	0	0	0	0	0	0	0	0

表 6: UART 接口控制寄存器

UART 接口控制寄存器可以控制 RTS、CTS 握手信号，设置 UART 波特率和选择清除 I²C 和 UART 接收缓存。寄存器 3 的设置 I²C 写入寄存器成功后立即生效，当设置改变 UART 波特率时，系统将清除 I²C 和 UART 接收缓存中的数据。

波特率 B3 B2 B1 B0	波特率	波特率 B3 B2 B1 B0	波特率
0 0 0 0	9600	1 0 0 0	4800
0 0 0 1	300	1 0 0 1	7200
0 0 1 0	600	1 0 1 0	14400
0 0 1 1	900	1 0 1 1	19200
0 1 0 0	1200	1 1 0 0	28800
0 1 0 1	1800	1 1 0 1	38400
0 1 1 0	2400	1 1 1 0	57600
0 1 1 1	3600	1 1 1 1	115200

表 7: 波特率对照表

寄存器 4 - 控制寄存器 1

扩展寄存器，在 OD2101/OD2101A 中不起作用。为保证程序兼容性，对这个寄存器写入数据应都为 0。

寄存器位描述

位名称	读/写	默认状态	描述
Dt0~Dt7	写	X	UART 数据接收缓冲 FIFO。
Dt0~Dt7	读	00000000	I ² C 数据接收缓冲 FIFO。
Du (7: 0)	读	0	记录目前 UART 接收缓存中字节数 (<=64)

Di (7: 0)	读	0	记录目前 I ² C 数据接收缓存中空余空间(<=64)
B0~B3	写	0000	UART 波特率设置位。用来设置不同波特率(相见表)
B0~B3	读	0000	UART 波特率显示位。显示系统当前波特率数值(相见表)
CTS	读	不变	允许发送。此位记录 CTS 管脚状态 (CTS bit=0 对应 CTS 管脚为高, bit=1 对应 CTS 管脚为低)。
RTS	写	0	请求发送。此位用来控制 RTS 管脚 (RTS bit=0 将 RTS 管脚置高, bit=1 将 RTS 管脚置低)。
CIB	写	0	(Clean I ² C Buffer) 清除 I ² C 数据接收缓冲。向 CIB 置 1 芯片将执行清除动作, 清除结束后系统将 CIB 位重新置为 0。
CUB	写	0	(Clean UART Buffer) 清除 UART 数据接收缓冲。向 CUB 置 1 芯片将执行清除动作, 清除结束后系统将 CUB 位重新置为 0。

表 8: 寄存器位描述

上电复位

将电源与 VDD 相连, 内部的上电复位将使芯片保持复位状态直至 VDD 达到 V_{POR}, 这时, 复位条件撤销, OD2101/OD2101A 内部寄存器和状态机均初始化成默认状态。在电路设计中, 为保证复位的可靠和统一, 需要在 RST 接一个 5~10K 的上拉电阻连到 VDD。

中断输出

当 UART 接收缓冲接收到新数据时, 开漏极中断激活 (IRQ=低)。当 UART 接收缓冲区数据为空时, 开漏极中断取消 (IRQ=高)。基于开漏极输出的特点, 在连接到中断接收源时, 需要在 IRQ 端连接上拉电阻。

器件地址




图 3 OD2101 器件地址




图 4 OD2101A 器件地址

关断功能

当 SHDN 管脚置高时，芯片进入关断功能状态。这时所有通讯接口均进入高阻态，系统进入低功耗状态。除了 SHDN，其他触发都不能改变芯片状态。当 SHDN 重新置低后，系统恢复正常工作，所有寄存器恢复到关断前状态（I²C 和 UART 数据缓冲区数据全部清空）。

典型应用




图 5 OD2101/OD2101A 典型电路

五、 芯片性能参数

极限参数

遵循绝对最大额定系统规范 (IEC60134) [1]。

符号	参数	条件	最小	最大	单位
Tamb(bias)	工作环境温度		-55	+125	°C
Tstg	储存温度		-65	+150	°C
Vn	任意脚对 V _{SS} 电压		-0.5	+5.5	V
I _{OH(I/O)}	每个 I/O 口高电平输出电流		-	8	mA
I _{OL(I/O)}	每个 I/O 口低电平输出电流		-	20	mA
I _{I/O(tot)(max)}	所有 I/O 口总的最大电流		-	120	mA
Ptot(max)	功率损耗	基于封装的热传递, 并非器件的功耗	-	1.5	W

表 9: 极限参数


注:

[1] 器件在超过表9“极限参数”工作可能会造成永久性的损坏。

[2] 本产品带有保护器件内部的电路设计, 以避免过量静电荷的损坏性影响。但是建议不要在超过极限值的情况下工作。

[3] 参数在操作温度范围内是有效的, 除非另有规定。所有的电压都是相对V_{SS} 而言的, 除非另有说明。

封装



DIMENSIONS (mm are the original dimensions)

UNIT	A _{max.}	A ₁	A ₂	A ₃	b _p	c	D ⁽¹⁾	E ⁽²⁾	e	H _E	L	L _p	Q	v	w	γ ⁽¹⁾	(¹)	q
mm	1.1	0.15 0.05	0.95 0.80	0.25	0.30 0.19	0.2 0.1	5.1 4.9	4.5 4.3	0.65	6.6 6.2	1	0.75 0.50	0.4 0.3	0.2	0.13	0.1	0.72 0.38	8° 0°

图 6 TSSOP14 封装