楼 主:bizhenke 2002年12月30日09:11

 初学者:關於CPLD!麻煩看看內容
如何給CPLD定義一個雙向I/O口，既能接收數據（INPUT)又能發送數據(OUTPUT)，該如何做？
  
       怎樣實現CPLD操作的延時動作?它的每條指令的所需要的時間是根據什麼來判斷的？如果是
通過設置實現的話，該如何設置？是否在MAX+plusII中設置？再比如EPM3032ADEDE的幾個pin為：
INPUT/GCLK1; INPUT/GCLRn; INPUT/OE1;INPUT/OE2/GCLK2，這幾個pin的功能是什麼？
  
       CPLD能夠緩沖數據嗎？如果可以緩沖數據的話，這些緩沖池如何實現？每8bits的數據需
要佔用多少邏輯門?

  
第2楼:常散人 2002年12月30日09:45

 我也不懂，希望大虾指点
在VHDL中设I/O口的属性为INOUT既为双向。带GCLK的引脚可用来输入全局的时钟，带OE的可
用来做使能，带CLR的做复位。这几个引脚也可做输入。

  
第3楼:顽顽 2003年1月3日08:38

 延时可在仿真中看出，实际的只好用LA了，做BUFFER应可以，你只要在其库中拿一个编译一下，不就知道了吗？