楼 主:linder 2002年12月9日21:29

 硬件:请问一个verilog方面的问题！
目前，我正使用verilog语言编写一个程序，但项目中需要两种io口，是双向的，一种类似
mcu的p0，为准双向口；另一种未可编程为输入或输出。请问：1。那位有更好的编程代码，
可供参考吗？2。我也同时使用modelsim进行仿真，但是给如何书写对于双向口的测试模块
呢？