登陆
|
注册
|
搜索
|
最近新帖
发帖子
|
共享我的资料
|
精华帖子
|
热门话题
导航:
老古网
→
老古论坛
→
XMOS公共讨论区
→
XMOS开源项目区
→
单片机程序设计
→
嵌入式系统
→
广告区域
→
→初学者:请问用CPLD或FPGA能否实现0.5ns的延时？[papadog]
*第5696篇: 初学者:请问用CPLD或FPGA能否实现0.5ns的延时？
楼 主:
papadog
2002年10月25日08:39
初学者:请问用CPLD或FPGA能否实现0.5ns的延时？
第
2
楼:
dws457
2002年10月25日09:15
可以
定义寄存器计数，时钟作为计数源。
第
3
楼:
papadog
2002年10月29日16:09
re
可这么高的速率能实现吗？
第
4
楼:
wucang_deng
2002年10月29日16:14
0.5ns 试试用门叠加延时
第
5
楼:
papadog
2002年10月30日08:47
请问“门叠加延时”是个什么概念？谢了
>>>>>>对该主题发表你的看法
本主题贴数
5
，分页：
[第1页]
[上一篇主题]:
硬件:请问哪种芯片组成简单pwm电路合适?
[下一篇主题]:
C51编程:哪有I2C的资料，详细点的，中文最好，多谢！
导航: 
楼 主:
初学者:请问用CPLD或FPGA能否实现0.5ns的延时？
可以 re 0.5ns 试试用门叠加延时 请问“门叠加延时”是个什么概念？谢了 初学者:请问用CPLD或FPGA能否实现0.5ns的延时？ 可以 re 0.5ns 试试用门叠加延时 请问“门叠加延时”是个什么概念？谢了