导航: 老古网老古论坛XMOS公共讨论区XMOS开源项目区单片机程序设计嵌入式系统广告区域
→[转帖]在高采样率中核心时钟频率和作用[liufengzhong]

 *第47910篇: [转帖]在高采样率中核心时钟频率和作用

  
楼 主:liufengzhong 2014年8月30日12:55
 [转帖]在高采样率中核心时钟频率和作用
我已经编译成48-pin的XMOS芯片的XS1-L1型定制设计,相同数量的tile等。只有一对更改参考代码,包括带出的采样率。

当我流的采样率44.1-96,它完全可以在Mac和PC工作。当我运行176.4或192,它有S / PDIF输出和I2S输出数据错误。我的DAC的认识从板输出,但使用S / PDIF没有音乐,当我直接驱动DAC,具有I2S我得到的音乐,但很多噼里啪啦的音乐瞬态。我跟踪它追溯到了XMOS芯片,所以它不是我的辅助逻辑。我使用的是独立的USB供电,使USB电缆更少的数据错误,我用很短的USB连接线。

由于这种设计被编译成48-pin的芯片由第三方,我没有什么了解做。我只设计硬件。我已经派了第三方电子邮件,但他没有反应。因此,我在做什么,我可以自己来诊断问题。

我猜想,也许是核心平铺参考时钟可能太低的频率。我有困难想获得的JTAG debbuger工作,所以我可以简单地读出数字节点PLL配置寄存器。

有人能告诉我是什么外径,F和R寄存器中的XS1-L1的设计定在哪里?

是否有其他原因,有可能是轻微的时序里面的48引脚XMOS芯片或USB芯片与XMOS芯片之间?

我还试图改变XMOS芯片和USB芯片之间的定时,给XMOS芯片更多的设置时间。没有任何影响。

谢谢,

史蒂夫N。
 

回答:

可能还有很多东西,所以这里有一些初步的想法..的大脑转储位 

得到一个什么样的西南已经改变一个完整的差异。底座参考设计应坚如磐石。它被设计在数百次

如果数据被破坏两个SPDIF和I2S那么它显然东西更久远的系统。即某个缓冲区和主机之间。

是在Mac和PC的高采样率的问题? 

我想知道,如果它是一个USB错误的问题或设备端。

是什么将USB跟踪样子?错误见过?

一定检查你的时钟 - 什么是你的核心频率,什么是裁判的时钟与时
钟输入?这些名义上为500和100MHz的标准参考设计。事实上,如果他们是非常不同那么它很可能将不会工作。 

我怕有不可见的代码将会使这个有点棘手的诊断..

  
2楼:liufengzhong 2014年8月30日12:56
 回复
PC和Mac具有相同的行为到底。

就我目前的USB接口,工作有些USB电缆不XMOS的模块的USB接口上工作。

我没有做过的USB跟踪呢。我没有说任何工作的工具。我可以使用的参考板和多数民众赞成它TUSB间谍工具。

如果我能扫描出XMOS芯片的寄存器,我会的。我只有二进制和XMOS的设计没有源代码。

是能够读出的PLL的寄存器中使用JTAG而不给予XTimecomposer源文件中的芯片?

史蒂夫N。


>>>>>>对该主题发表你的看法

本主题贴数2,分页: [第1页]


[上一篇主题]:[转帖]XScope主机应用程序

[下一篇主题]:[转帖]JTAG与XS1-L16的问题