登陆
|
注册
|
搜索
|
最近新帖
发帖子
|
共享我的资料
|
精华帖子
|
热门话题
导航:
老古网
→
老古论坛
→
XMOS公共讨论区
→
XMOS开源项目区
→
单片机程序设计
→
嵌入式系统
→
广告区域
→
→求教关于CPLD上全局时钟管脚的问题[jump]
*第40738篇: 求教关于CPLD上全局时钟管脚的问题
楼 主:
jump
2006年5月31日09:13
求教关于CPLD上全局时钟管脚的问题
我在硬件设计的时候把GCLK接地不用了,程序中有用到D触发器,时钟管脚用
CRL[1..0].CLK=WRN
WRN我是作为一个I/O输入脚,由单片机WR脚近来的。定义管脚后,编译通不过。只要不定义管脚,程序编译可以通过,但它会把WRN放到GCLK作为全局时钟来用。
请问不改变硬件的话,是不是要在MAXPLUS2上做什么定义啊?
请各位大侠帮忙一下,感激不尽!!!
>>>>>>对该主题发表你的看法
本主题贴数
1
,分页:
[第1页]
[上一篇主题]:
国产OTP单片机和取代理光RS5C372A_合泰HT1380_1381
[下一篇主题]:
DSP网络下载学习板