[转帖]DEBUG_N 引脚的多核心设计推荐的做法是什么? 我当前正在设计一个将使用3 x XS1-L12A-128-TQ124和1 x XS1-L4A-128-TQ48的板。之前我已经成功完成一个类似的板,我有几个问题:
DEBUG_N 引脚的多核心设计推荐的做法是什么? 文档说引脚可以充当输入和输出,但随后的勘误表说应该缓存在多处理器的设计(如果引脚作为输入这显然不能工作)。在这个设计,我用着3 x XS1-L12A-128-TQ124和1 x XS1-L4A-128-TQ48 (没有DEBUG_N pin)。所以是debug_n 引脚在这是无用的设计?