楼 主:sz20120406 2012年4月11日12:54

 全速(at-speed)测试的新挑战[原创]
全速(at-speed)测试的新挑战
如今很多公司发现，所有嵌入式存储器的全速测试均要求能保持在一种可接受的“每百万片缺陷数”(DPM)水平上，也只有通过全速测试，厂商们才能相信存储器在终端应用的常规运行中会正确工作。当嵌入式存储器工作在较高频率上时，许多存储器BIST结构的实现可能并不是全速运行。幸运的是，当前在存储器BIST技术上所取得的进步允许使用全速测试算法，即使在存储器工作频率接近1GHz时。
实现全速存储器BIST操作的一个巨大进步是使用测试流水线，它能提供以下几个关键优势：首先人们需要考虑由存储器 BIST完成的三个主要步骤即，写入测试模版、读取该模版然后再将其与预期的结果进行比较。流水线使得这三个步骤可以并行进行。在写入新的数据的同时，以前读取的结果被记录，且在一个时钟周期内还可对以前读取结果进行比较操作，这能将测试时间缩短三分之二，而且，对存储器的高速操作也能发现那些在非流水线处理中所无法察觉的缺陷。
流水线存储器BIST架构也使其在测试极高速度存储器时易于满足时序要求，增加的注册意味着可缩短电路测试中的关键路径长度。这些时间上的节省，也意味着全速测试提供额外的质量保证可适用于更大批量的嵌入式存储器测试。
全速测试的应用因嵌入式测试多路复用器的使用而变得更为容易实现，拥有直接设计进存储器中的多路复用器，意味着所增加的 BIST结构将只对系统线路延时产生最小的影响；此外，嵌入式存储器供应商还可对嵌入式测试多路复用器进行优化以进一步减少延时影响。重要的是，存储器 BIST应用工具以这些嵌入式多路复用器来辨识存储器，从而无需手动修改网表即能对它们加以利用。
(本文由Cogo商城-IC元器件在线采购平台搜集整理，浏览 了解更多详细信息)