用Verilog语言编写一个可重复触发的单稳态触发器[猫]

导航: 老古网→ 老古论坛→XMOS公共讨论区→XMOS开源项目区→单片机程序设计→嵌入式系统→广告区域→
→用Verilog语言编写一个可重复触发的单稳态触发器[猫]

*第29757篇: 用Verilog语言编写一个可重复触发的单稳态触发器

楼主:猫 2005年2月24日17:24

用Verilog语言编写一个可重复触发的单稳态触发器
用verilog语言编写一个可重复触发的单稳态触发器
输入d,reset;
输出q,要求q的有效脉冲宽度为50ms

本主题贴数1，分页： [第1页]